区域设计相关的电压控制和钟控制造技术

本发明专利技术涉及区域设计相关的电压控制和钟控。集成电路包括多个区域，其中至少一个区域包括控制电路。控制电路接收使得该区域能够以目标速度进行操作的目标电压值以供应给该区域。控制电路还接收被编程在该区域中的设计的第一路径的第一关键性值。第一关键性值基于第一路径的第一传播时间以及遍历第一路径、同时使得该区域能够以目标速度进行操作的第一可允许时间。控制电路进一步命令功率调节器至少部分地基于目标电压值和第一关键性值向该区域供应电压。集成电路还包括通信地耦合到所述至少一个区域的功率调节器。功率调节器向所述至少一个区域供应功率。

Voltage Control and Clock Control Related to Area Design

The invention relates to voltage control and clock control related to area design. The integrated circuit includes a plurality of regions, at least one of which includes a control circuit. The control circuit receives the target voltage value that enables the region to operate at the target speed for supply to the region. The control circuit also receives the first critical value of the first path of the design programmed in the area. The first critical value is based on the first propagation time of the first path and the first allowable time to traverse the first path while enabling the region to operate at the target speed. The control circuit further orders the power regulator to supply voltage to the area at least partially based on the target voltage value and the first critical value. The integrated circuit also includes a power regulator communicatively coupled to at least one of the areas. The power regulator supplies power to at least one area.

【技术实现步骤摘要】
区域设计相关的电压控制和钟控
技术介绍
本公开涉及改进集成电路的可编程逻辑的区域中的功耗，同时向该区域提供足够的时钟频率以支持编程到可编程逻辑的该区域中的设计。本部分意图使读者了解可能与以下描述和/或要求保护的本公开的各种方面相关的本领域的各种方面。该讨论被认为有助于向读者提供背景信息以促进更好地理解本公开的各种方面。因此，可以理解，这些陈述要从这个角度来理解，而不是作为对现有技术的承认。在不包含可编程逻辑结构的某些集成电路中，可以通过在制造过程期间测试集成电路来标识最小操作电压或时钟频率。然而，包含可编程逻辑结构的集成电路提供高度灵活的平台，该平台可以在制造后利用定制电路设计进行配置。然而，可以被编程到该类型的集成电路中的可能设计中的灵活性和变化性也使得在期间标识最低潜在的操作电压或时钟频率困难得多——潜在地甚至不可能——因为在制造期间可能无法知道哪个电路设计将最终被编程到集成电路的可编程逻辑结构中。
技术实现思路
以下阐述本文中公开的某些实施例的概述。应当理解，呈现这些方面仅是为了向读者提供这些某些实施例的简要概述，并且这些方面并不意图限制本公开的范围。实际上，本公开可以包含以下可能未阐述的多种方面。本公开一般地涉及改进集成电路中的功耗，并且更特别地涉及基于被编程在集成电路中的设计来降低集成电路的某些区域中的功耗，同时仍然提供足够的操作电压和/或时钟频率来操作集成电路。每个区域可以包括控制单元或电路、非易失性存储器设备和随机存取存储器设备。非易失性存储器设备可以存储目标电压值，该目标电压值在被供应给该区域时使得该区域能够近似以目标速度或高于目标速度进行操作。随机存取存储器设备可以基于仍然使得该区域能够近似以目标速度或高于目标速度进行操作的设计来存储关键性（criticality）值。具体地，关键性值基于该区域中的设计的路径的传播时间以及仍然使得该区域能够近似以目标速度或高于目标速度进行操作的遍历该路径的可允许时间。控制电路基于目标电压值和关键性值向功率（power）调节器输出信号（例如，以进一步降低提供给该区域的电压）。在一些实施例中，随机存取存储器设备可以基于设计的仍然使得该区域能够近似以目标速度或高于目标速度进行操作的多个路径来存储多个关键性值。在这样的实施例中，控制电路可以基于目标电压值和所述多个关键性值向多个功率调节器输出多个控制信号。此外，本公开包括调整区域中的钟控（clocking）以补偿由降低到该区域的电压而产生的时钟延迟。可以关于本公开的各种方面做出以上指出的特征的各种细化。另外的特征同样也可以被合并在这些各种方面中。这些细化和附加特征可以被单独地或以任何组合存在。例如，以下关于所图示的实施例中的一个或多个所讨论的各种特征可以被单独地或以任何组合合并到本公开的上述方面中的任何方面中。再次，以上呈现的简要概述仅意图使读者熟悉本公开的实施例的某些方面和背景，而没有对所要求保护的主题的限制。附图说明在阅读以下详细描述时和参考附图时，可以更好地理解本公开的各种方面，在所述附图中：图1图示了依照本公开的实施例的可以基于被编程在集成电路中的设计来降低集成电路的每个区域中的功耗、同时提供足够的速度来操作集成电路的系统的框图；图2是依照本公开的实施例的包括集成电路的系统的图；图3是依照本公开的实施例的包括图2的集成电路的区域并且存储与该区域的一个或多个目标速度相关联的一个或多个目标电压值的系统的图；图4是依照本公开的实施例的包括图2的集成电路的区域的系统的图，该区域包括多个功率调节器并且存储与该区域的一个或多个目标速度相关联的一个或多个目标电压值；图5是依照本公开的实施例向图4的区域的逻辑块提供多个电压的系统的图；图6是依照本公开的实施例的图2的集成电路的区域中的示例可编程时钟布线系统的图，该示例可编程时钟布线系统用于减少由于降低到该区域的供应电压而引起的集成电路中的时钟偏斜；图7是依照本公开的实施例的用于基于供应给图2的集成电路10的区域的速度和被编程在该区域中的设计来降低该区域的电压的方法的流程图。具体实施方式以下将描述一个或多个具体实施例。为了提供这些实施例的简洁描述，在说明书中没有描述实际实现的所有特征。可以领会，在任何这样的实际实现的开发中，如在任何工程或设计项目中，必须做出许多实现所特定的决定以实现开发者的特定目标，诸如符合系统相关和商业相关的约束，所述约束从一个实现到另一个实现可以变化。而且，可以领会，这样的开发努力可能是复杂且耗时的，但是对于受益于本公开的普通技术人员而言将仍然是设计、制造和制作的例行任务。集成电路当处于操作中时消耗功率，诸如当实现被编程在集成电路中的设计时消耗功率。通过消耗较少的功率，集成电路操作起来将不那么贵。而且，较少的功耗导致较少的散热，使得集成电路能够在较冷的温度下操作。因此，制造商可以在集成电路上包括更多组件和/或在集成电路上更紧密地压紧组件。另外，较冷的操作温度增加了集成电路的寿命。此外，在集成电路的电源是电池的情况下，较低的功耗转化成较长的电池寿命和/或电池（例如在印刷电路板上）的较小占用空间。电压标识技术可以用于降低由集成电路消耗的功率。例如，可以测试集成电路，并且可以确定使得集成电路能够以一个或多个目标（例如，最小）速度操作的一个或多个目标（例如，降低的或最小的）电压值。目标电压值可以存储在集成电路的存储器设备中，使得功率调节器可以供应相应的目标电压来近似以相应的目标速度或高于相应的目标速度进行操作。最近，集成电路可以被分成多个区域以使得能实现设计重用和/或降低设计的运行时间。因为每个区域可以包括不同的组件、不同的布线或者使得每个区域不同地操作的简单波动，所以每个区域可以使用不同的目标电压来近似以目标速度或高于目标速度进行操作。每个区域因此可以包括相应的存储器设备，所述存储器设备存储一个或多个目标电压值，用来使得该区域能够近似以一个或多个目标速度或高于所述一个或多个目标速度进行操作。用于集成电路的设计包括集成电路中的一个或多个布线路径（例如，使用诸如导线之类的连接组件将集成电路的组件连接在一起的电路路径）。每个路径可以位于集成电路的一个或多个区域中。可以确定用于（例如，在额定电压下）遍历路径的遍历时间。此外，还可以确定遍历该路径的、仍然使得包括该路径的每个区域能够近似地满足目标速度的可允许（例如，最大）传播时间。在一些情况下，传播时间小于可允许时间。在这样的情况下，在包括该路径的相应区域中的功耗可以进一步降低，导致传播时间接近（但不超过）可允许时间，同时仍然使得相应区域能够近似地满足目标速度。技术用于改进集成电路中的功耗，并且更特别地用来基于被编程在集成电路中的设计来降低集成电路的每个区域中的功耗、同时提供足够的速度来操作集成电路。通过基于该区域中的设计的路径来存储关键性值，集成电路的区域控制单元或电路可以控制功率调节器以降低提供给该区域的电压。特别地，关键性值可以基于路径的传播时间和仍然使得该区域能够近似以目标速度或高于目标速度进行操作的遍历该路径的可允许时间。而且，区域控制电路可以基于多个路径的多个关键性值来控制多个功率调节器，使得区域控制电路其能够进一步降低提供给该区域的电压。此外，区域控制电路可以调整该区域中的钟控以补偿由降低到该区域本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：多个区域，其中所述多个区域中的至少一个区域包括控制电路，其中所述控制电路被配置成：接收供应给所述区域的目标电压值，所述目标电压值在被供应给所述区域时使得所述区域能够近似以目标速度或高于目标速度进行操作；接收被编程在所述区域中的设计的第一路径的第一关键性值，其中所述第一关键性值基于所述第一路径的第一传播时间以及遍历所述第一路径、同时使得所述区域能够近似以所述目标速度或高于所述目标速度进行操作的第一可允许时间；以及命令功率调节器至少部分地基于所述目标电压值和所述第一关键性值向所述区域供应电压；以及所述功率调节器，其通信地耦合到所述至少一个区域，其中所述功率调节器被配置成向所述至少一个区域供应功率。

【技术特征摘要】
2017.06.27 US 15/6349021.一种集成电路，包括：多个区域，其中所述多个区域中的至少一个区域包括控制电路，其中所述控制电路被配置成：接收供应给所述区域的目标电压值，所述目标电压值在被供应给所述区域时使得所述区域能够近似以目标速度或高于目标速度进行操作；接收被编程在所述区域中的设计的第一路径的第一关键性值，其中所述第一关键性值基于所述第一路径的第一传播时间以及遍历所述第一路径、同时使得所述区域能够近似以所述目标速度或高于所述目标速度进行操作的第一可允许时间；以及命令功率调节器至少部分地基于所述目标电压值和所述第一关键性值向所述区域供应电压；以及所述功率调节器，其通信地耦合到所述至少一个区域，其中所述功率调节器被配置成向所述至少一个区域供应功率。2.根据权利要求1所述的集成电路，其中所述多个区域中的每个区域包括：多个逻辑块；以及将所述多个逻辑块耦合在一起的可编程互连结构。3.根据前述权利要求中任一项所述的集成电路，包括现场可编程门阵列器件。4.根据权利要求1所述的集成电路，包括通信地耦合到所述控制电路的第一存储器，其中所述第一存储器存储所述目标电压值。5.根据权利要求4所述的集成电路，其中所述第一存储器是非易失性的。6.根据权利要求1、2、4或5中任一项所述的集成电路，包括通信地耦合到所述控制电路的第二存储器，其中所述第二存储器存储第一关键性值。7.根据权利要求6所述的集成电路，其中所述第二存储器包括随机存取存储器。8.根据权利要求1、2、4或5中任一项所述的集成电路，其中所述控制电路被配置成命令所述功率调节器至少部分地基于所述集成电路的温度、所述集成电路的年龄或所述集成电路的操作寿命来向所述至少一个区域供应电压。9.根据权利要求1、2、4或5所述的集成电路，其中所述设计包括所述区域中的多个路径，所述多个路径包括所述第一路径。10.根据权利要求9所述的集成电路，其中所述第一关键性值是所述区域中的所述多个路径的最高关键性值。11.根据权利要求10所述的集成电路，其中所述控制电路被配置成接收所述多个路径中的第二路径的第二关键性值，其中所述第二关键性值基于所述第二路径的第二传播时间以及遍历所述第二路径、同时使得所述区域能够近似以所述目标速度或高于所述目标速度进行操作的第二可允许时间。12.根据权利要求11所述的集成电路，其中所述控制电路被配置成命令所述功率调节器至少部分地基于所述目标电压值和所述第二关键性值或者至少部分地基于所述目标电压值和固定的延迟比率向所述区域供应第二电压。13.一种集成电路，包括：多个区域，其中所述多个区域中的至少一个区域包括：被配置成控制第一功率调节器的控制电路；通信地耦合到所述控制电路的非易失性存储器设备，其中所述非易...

【专利技术属性】
技术研发人员：DM刘易斯，HH施密特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US