半导体装置和追踪数据存储方法制造方法及图纸

本公开涉及半导体装置和追踪数据存储方法。本发明专利技术使得能够在获得追踪数据时处理DMA控制器的未对准的访问。DMA控制器接收DMA请求并根据接收到的DMA请求以预定访问单位为基础经由总线访问存储器。当DMA请求指示“读取”时，追踪接口将由DMA控制器从存储器获得的数据、由DMA请求指定的开始地址以及从存储器获得的数据中的有效传送大小输出到追踪电路。追踪电路将从存储器获得的数据中从由DMA请求指定的开始地址起的有效传送大小的量的数据存储到追踪缓冲器中。

Semiconductor devices and tracking data storage methods

The present disclosure relates to semiconductor devices and tracking data storage methods. The invention enables the misaligned access of the DMA controller to be processed when tracking data is obtained. The DMA controller receives the DMA request and accesses the memory via the bus based on the predetermined access unit according to the received DMA request. When the DMA request indicates \read\, the tracking interface outputs the data obtained from the memory by the DMA controller, the start address specified by the DMA request and the effective transmission size of the data obtained from the memory to the tracking circuit. The tracking circuit stores the amount of data acquired from memory from the effective transfer size of the start address specified by the DMA request into the tracking buffer.

【技术实现步骤摘要】
半导体装置和追踪数据存储方法相关申请的交叉引用包括说明书、附图和摘要的于2017年6月23日提交的日本专利申请No.2017-123242的公开内容通过引用整体上并入本文。
本专利技术涉及半导体装置和追踪数据存储方法，并且涉及例如具有DMA(直接存储器访问，DirectMemoryAccess)控制器的半导体装置和在这种半导体装置中的追踪数据存储方法。
技术介绍
日本未经审查的专利申请公开No.2003-6003(专利文献1)公开了具有诸如CPU(中央处理单元)和DMA控制器的功能模块的半导体集成电路。在专利文献1中记载了，在这种半导体集成电路中，为了辅助程序和系统的调试，追踪经由功能模块和DMA控制器所耦接到的总线所传送的地址和数据。具体而言，在专利文献1中，DMA控制器经由多个通道接收DMA请求。DMA控制器具有仲裁装置，并且仲裁装置根据预先指派给多个通道的优先级来选择经由所述多个通道接收的多个DMA请求中的一个。在专利文献1中，关于由仲裁装置选择的DMA请求的追踪数据被存储在追踪缓冲器中。
技术实现思路
存在DMA控制器以预定访问单位为基础访问存储器的情况。另一方面，存在由DMA控制器接收到的DMA请求所指定的传送数据的范围不限于预定访问单位并且由DMA请求所指定的传送数据的范围与预定访问单位不匹配的情况。在对存储器的未对准访问的情况下，DMA控制器以预定访问单位为基础访问存储器、从自存储器获得的数据提取必要的数据，并将其传送到传送目的地的设备。但是，在专利文献1中描述的半导体集成电路中，在存储追踪数据时不考虑未对准的访问。在专利文献1中，经由总线传送的数据被存储在追踪缓冲器中。因此，当发生未对准的访问时，不仅实际DMA传送的数据而且外围的地址的数据都被存储到追踪缓冲器中。其它目标和新颖特征将从附图和说明书的描述中变得清楚。根据实施例，半导体装置具有以预定访问单位访问存储器的DMA控制器以及追踪接口。当DMA请求指示“读取”时，追踪接口将由DMA控制器从存储器获得的数据、由DMA请求指定的开始地址以及从存储器获得的数据中的有效传送大小输出到追踪电路。追踪电路将由存储器获得的数据中从DMA请求指定的开始地址起的有效传送大小的量的数据存储到追踪缓冲器中。根据该实施例，在要DMA传送的数据变得与访问存储器的单元不对准的情况下，也可以抑制将不必要的数据存储到追踪缓冲器。附图说明图1是图示根据第一实施例的半导体装置的框图。图2是图示DMA控制器的配置的框图。图3是示意性地图示DMA控制器的存储器访问的图。图4是图示当DMA控制器从存储器读取数据时的操作信号的示例的时序图。图5是图示当执行数据读取时输出到追踪电路的信号的时序图。图6是图示当DMA控制器将数据写入存储器时的操作信号的示例的时序图。图7是图示当执行数据写入时输出到追踪电路的信号的时序图。具体实施方式在下文中，将参考附图详细描述用于解决问题的手段所应用到的实施例。为了使描述清楚，以下描述和附图被适当地省略和简化。在附图中作为执行各种处理的功能块示出的要素可以作为硬件由CPU(中央处理单元)、存储器和其它电路配置，以及可以作为软件由加载到存储器等的程序实现。因此，本领域技术人员理解，那些功能块可以通过仅硬件、仅软件或硬件和软件的组合以各种形式实现，并且不限于它们中的任何。在附图中，相同的参考标记被指派给相同的部件，并且根据需要省略重复的描述。上述程序通过使用各种类型的非瞬态计算机可读介质来存储并且可以被供给到计算机。非瞬态计算机可读介质包括各种类型的有形存储介质。非瞬态计算机可读介质的示例包括磁记录介质(例如，软盘、磁带和硬盘)、磁-光记录介质(例如，磁-光盘)、CD-ROM(只读存储器)、CD-R、CD-R/W和半导体存储器(例如，掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存ROM和RAM(随机存取存储器))。程序可以由各种类型的瞬态计算机可读介质中的任何来供给。瞬态计算机可读介质的示例包括电信号、光信号和电磁波。瞬态计算机可读介质可以经由诸如电线或光纤的有线通信路径或无线通信路径将程序供给到计算机。在下面的实施例中，当为了方便起见而有必要时，通过将实施例划分成多个部分或实施例来进行描述。除非另有明确指定，否则它们彼此不相关，但具有诸如其中一个是另一个的一部分或全部的变形例、应用例、详细描述和补充说明的关系。在以下的实施例中，在涉及要素等的数字(包括件数、数值、数量和范围)的情况下，除了明确提到的情况、本专利技术原则上明确地限于具体值的情况等以外，本专利技术不限于具体值。该数字可以大于或小于具体值。另外，在以下的实施例中，显然，除了明确提及的情况、认为部件原则上明确必要的情况等以外，部件(包括操作步骤)并不总是必要的。类似地，在下面的实施例中，当提到部件的形状、位置关系等时，除了明确提到的情况、认为形状等原则上不是明确相似的情况等以外，它们基本包括与其接近或相似的形状等。这类似地适用于数量等(包括件数、数值、数量和范围)。第一实施例图1图示了根据第一实施例的半导体装置。半导体装置10具有多个CPU11、DMA控制器12、开关13、存储器14、追踪电路15和追踪缓冲器16。图1图示了半导体装置10具有三个CPU11的示例。但是，CPU11的数量不受限制。例如，半导体装置10具有至少一个CPU11就足够了。虽然在图1中未示出，但是半导体装置10可以具有其它外围装置等。CPU11和DMA控制器12经由开关13耦接到存储器14。CPU11中的每一个和开关13经由总线51耦接，并且DMA控制器12和开关13经由总线52耦接。开关13和存储器14经由总线53耦接。开关13例如是将耦接到每个CPU11的总线51和耦接到DMA控制器12的总线52之一与耦接到存储器14的总线53耦接的交叉开关。总线51至53是例如用于根据AXI(高级可扩展接口)总线协议执行通信的AXI总线。DMA控制器12接收DMA请求并根据接收到的DMA请求访问存储器14。DMA请求包括例如指示读取或写入的访问类型的信息、关于地址的信息(开始地址)、关于传送目的地或传送源的信息以及诸如传送数据大小的信息。DMA控制器12例如经由总线52从存储器读取数据，并将读取的数据传送到诸如未示出的外围设备的传送目的地。可替代地，DMA控制器12从传送源获得数据，并将获得的数据经由总线52写入存储器14。在该实施例中，DMA控制器12经由总线52以预定访问单位为基础访问存储器14。例如，总线52包括具有预定数据宽度的数据总线，并且DMA控制器12对可以被预定的数据宽度整除(exactlydivisible)的地址以预定的数据宽度为单位基础访问存储器14。具体而言，例如，在从存储器14读取数据的情况下，DMA控制器12使用可被八个字节整除的地址作为读取开始地址，并以8字节为单位基础从该地址起读取数据。DMA控制器12包括追踪接口24。追踪接口24将关于通过DMA控制器12经由总线52对存储器14的访问的信息经由总线53输出到追踪电路15。例如，可以使用AXI总线或通过扩展AXI总线所获得的总线作为总线53。追踪电路15收集追踪数据并将其存储到追踪缓冲器16中。追踪缓冲器16是用于存储本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：总线；存储器，耦接到所述总线；DMA(直接存储器访问)控制器，接收DMA请求并且根据接收到的DMA请求以预定访问单位为基础经由所述总线访问所述存储器；追踪电路，收集追踪数据并将所述追踪数据存储到追踪缓冲器中；以及追踪接口，将关于由所述DMA控制器经由所述总线对所述存储器的访问的信息输出到所述追踪电路，其中，当所述DMA请求指示“读取”时，所述DMA控制器经由所述总线向所述存储器输出读取请求并从所述存储器获得数据，以及，当所述DMA请求指示“写入”时，所述DMA控制器经由所述总线向所述存储器输出写入请求并将数据写入到所述存储器中，其中，当所述DMA请求指示“读取”时，所述追踪接口将从所述存储器获得的数据、由所述DMA请求指定的开始地址以及从所述存储器获得的所述数据中的有效传送大小输出到所述追踪电路，以及其中，所述追踪电路将从所述存储器获得的数据中从由所述DMA请求指定的所述开始地址起的有效传送大小的量的数据存储到所述追踪缓冲器中。

【技术特征摘要】
2017.06.23 JP 2017-1232421.一种半导体装置，包括：总线；存储器，耦接到所述总线；DMA(直接存储器访问)控制器，接收DMA请求并且根据接收到的DMA请求以预定访问单位为基础经由所述总线访问所述存储器；追踪电路，收集追踪数据并将所述追踪数据存储到追踪缓冲器中；以及追踪接口，将关于由所述DMA控制器经由所述总线对所述存储器的访问的信息输出到所述追踪电路，其中，当所述DMA请求指示“读取”时，所述DMA控制器经由所述总线向所述存储器输出读取请求并从所述存储器获得数据，以及，当所述DMA请求指示“写入”时，所述DMA控制器经由所述总线向所述存储器输出写入请求并将数据写入到所述存储器中，其中，当所述DMA请求指示“读取”时，所述追踪接口将从所述存储器获得的数据、由所述DMA请求指定的开始地址以及从所述存储器获得的所述数据中的有效传送大小输出到所述追踪电路，以及其中，所述追踪电路将从所述存储器获得的数据中从由所述DMA请求指定的所述开始地址起的有效传送大小的量的数据存储到所述追踪缓冲器中。2.如权利要求1所述的半导体装置，其中，当所述DMA请求指示“读取”时，所述DMA控制器确定由所述DMA请求指定的所述开始地址是否与以预定访问单位的边界地址匹配，并且，当确定失配时，所述DMA控制器经由所述总线向所述存储器输出包括与所述边界地址对准的地址作为读取开始地址的读取请求，并且从所述存储器获得包括由所述DMA请求指定的范围中的数据的数据，以及其中，所述追踪接口将由所述DMA请求指定的范围中的数据的数据大小作为有效传送大小输出到所述追踪电路。3.如权利要求2所述的半导体装置，其中，所述DMA控制器具有缓冲器，所述缓冲器缓冲读取请求和从所述存储器获得的数据，以及其中，当由所述DMA请求指定的开始地址与以预定访问单位的所述边界地址不匹配时，所述追踪接口将包括在缓冲的读取请求中的读取开始地址重写为由所述DMA请求指定的开始地址，并且向所述追踪电路输出其中读取开始地址被重写的读取请求和缓冲的数据。4.如权利要求3所述的半导体装置，其中所述追踪接口将所述有效传送大小添加到读取请求，并将结果输出到所述追踪电路。5.如权利要求1所述的半导体装置，其中读取请求还包括突发大小和突发长度。6.如权利要求1所述的半导体装置，其中，当所述DMA请求指示“写入”时，所述DMA控制器向所述总线输出用于指定具有与预定访问单位对应的数据宽度的数据和数据中的要写入的数据的选通信号、经由所述总线向所述存储器输出包括写入开始地址的写入请求，以及将数据写入到所述存储器中由所述DMA请求指定的开始地址，其中所述追踪接口还向所述追踪电路输出在输出到所述存储器的数据中的由所述选通信号指定为要写入的数据的数据、由所述DMA请求指定的开始地址以及输出到所述总线的数据中的有效传输大小，以及其中，所述追踪电路还将从所述追踪接口输出的数据存储到所述追踪缓冲器中。7.如权利要求6所述的半导体装置，其中，所述DMA控制器具有缓冲器，所述缓冲器缓冲写入请求和输出到...

【专利技术属性】
技术研发人员：桑原恵一，三桥拓哉，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP