用于基于后端线(BEOL)间隔物的互连的利用光桶的消减性插塞和片图案化制造技术

描述了用于基于后端线(BEOL)间隔物的互连的利用光桶的消减性插塞和片图案化。在范例中，用于半导体结构的后端线(BEOL)金属化层包括：层间电介质(ILD)层，其被设置在基板上面；多根导电线，其沿着第一方向被设置在所述ILD层中；导电片，其被设置在所述ILD层中，所述导电片沿着与所述第一方向正交的第二方向耦合所述多根导电线中的两根导电线；以及导电过孔，其被耦合到所述多根导电线中的一根导电线，所述导电过孔具有位于其上的过孔硬掩模，所述ILD层、所述多根导电线、所述导电片和所述过孔硬掩模中的每个的最上层表面彼此成平面。

【技术实现步骤摘要】
【国外来华专利技术】用于基于后端线(BEOL)间隔物的互连的利用光桶的消减性插塞和片图案化
本专利技术的实施例涉及半导体结构和处理领域，并且具体涉及用于基于后端线(BEOL)间隔物的互连的利用光桶的消减性插塞和片图案化。
技术介绍
在过去的几十年中，集成电路中的特征缩放已经成为不断增长的半导体工业背后的驱动力。缩放得越来越小的特征使得能够在半导体芯片的有限空间上增大功能单元的密度。例如，缩小晶体管大小允许在芯片上结合更多数量的存储器或逻辑设备，从而有助于制造具有增大的容量的产品。然而，驱动产生更大容量并非没有问题。优化每个设备性能的必要性变得越来越重要。集成电路通常包括导电微电子结构，其在本领域中被称为过孔，其用于将过孔上面的金属线或其他互连电连接到过孔下面的金属线或其他互连。过孔通常是通过光刻过程形成的。代表性地，可以在电介质层上旋涂光致抗蚀剂层，可以通过图案化掩模将光致抗蚀剂层暴露于图案化的光化辐射，然后可以对暴露层进行显影以在光致抗蚀剂层中形成开口。接下来，通过使用光致抗蚀剂层中的开口作为蚀刻掩模，可以在电介质层中蚀刻用于过孔的开口。该开口被称为过孔开口。最后，可以用一种或多种金属或其他导电材料填充过孔开口以形成过孔。过去，过孔的大小和间隔逐渐减小；未来，对于至少一些类型的集成电路(例如，先进的微处理器、芯片组部件、图形芯片等)来说，预期过孔的大小和间隔将继续逐渐减小。过孔大小的一种度量是过孔开口的临界尺寸。过孔间隔的一种度量是过孔间距。过孔间距表示最为相邻的过孔之间的中心间距离。当通过这种光刻过程对具有极小间距的极小过孔进行图案化时，会有若干挑战，特别是当间距为约70-90纳米(nm)或更小时和/或当过孔开口的临界尺寸为约35nm或更小时，尤其具有挑战。一个这样的挑战是过孔与上面的互连之间的覆盖，以及过孔与下面的着陆互连之间的覆盖，通常需要将上述覆盖控制到过孔间距的四分之一的量级的高容差。由于过孔间距随着时间的推移会进行缩放，因此覆盖容差倾向于以比光刻装备能够跟上的速率更大的速率进行缩放。另一个这样的挑战是过孔开口的临界尺寸通常倾向于比光刻扫描仪的分辨能力更快地缩放。存在缩小技术以缩小过孔开口的临界尺寸。然而，缩小量倾向于受到最小过孔间距以及缩小过程充分光学邻近校正(OPC)中性的能力的限制，并且不会显着损害线宽粗糙度(LWR)和/或临界尺寸均匀度(CDU)。又一个这样的挑战是光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸的减小而改善，以便保持临界尺寸预算的相同总分数。然而，当前大多数光致抗蚀剂的LWR和/或CDU特性并没有像过孔开口的临界尺寸减小那样迅速地改善。另外的一个这样的挑战是极小的过孔间距通常倾向于低于甚至远紫外(EUV)光刻扫描仪的分辨能力。结果，通常可以使用若干不同的光刻掩模，这倾向于增大成本。在某些时候，如果间距继续减小，即使使用多个掩模，也可能无法使用EUV扫描仪来印刷过孔开口以实现这些极小间距。在考虑在后端线(BEOL)金属互连结构的金属线中的电介质插塞或金属线端的放置和缩放时，上述因素也是相关的。因此，需要改进用于制造金属线、金属过孔和电介质插塞的后端金属化制造
附图说明图1A图示了使用基于间隔物的间距划分来进行图案化的常规后端线(BEOL)金属化层的平面图。图1B图示了根据本专利技术的实施例的后端线(BEOL)金属化层的平面图，该BEOL金属化层具有耦合金属化层的金属线的导电片。图2图示了根据本专利技术的实施例的表示制造后端线(BEOL)金属化层的方法中的各种操作的成角度截面图，该BEOL金属化层具有耦合金属化层的金属线的导电片。图3A-3T图示了表示根据本专利技术的实施例的制造后端线(BEOL)金属化层的方法中的各种操作的成角度截面图，该BEOL金属化层具有耦合金属化层的金属线的导电片。图4图示了表示根据本专利技术的实施例的制造后端线(BEOL)金属化层的另一种方法中的各种操作的成角度且直接的截面图，该BEOL金属化层具有耦合金属化层的金属线的导电片。图5A图示了根据本专利技术的实施例的在沉积之后但在图案化之前在层间电介质(ILD)层上形成的硬掩模材料层的起始结构的截面图。图5B图示了根据本专利技术的实施例的在以间距二等分方法对硬掩模层进行图案化之后的图5A的结构的截面图。图6图示了根据本专利技术的实施例的基于间隔物的六重图案化(SBSP)处理方案的截面图，SBSP处理方案涉及将间距除以因子6。图7图示了根据本专利技术的实施例的一个实施方式的计算设备。图8是实施本专利技术的一个或多个实施例的内插板。具体实施方式描述了用于基于后端线(BEOL)间隔物的互连的利用光桶的消减性插塞和片图案化。在以下描述中，阐述了许多具体细节(例如，具体的集成和材料方案)，以便提供对本专利技术的实施例的透彻理解。对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本专利技术的实施例。在其他实例中，没有详细描述诸如集成电路设计布局的公知特征，以免不必要地使本专利技术的实施例晦涩难懂。此外，应当理解，附图中示出的各种实施例是图示性表示，并不一定按比例绘制。本文描述的一个或多个实施例涉及用于消减性插塞和片图案化的光桶方法。可以实施这种图案化方案以实现基于间隔物的双向互连。这种实施方式可以特别适合于金属化层的两根平行线的电连接，其中，使用基于间隔物的方法来制造两根金属线，否则会限制在相同金属化层中的两根相邻线之间包含导电连接。通常，一个或多个实施例涉及采用消减技术在金属之间形成导电片和不导电空间或中断(被称为“插塞”)的方法。根据定义，导电片是两根导电金属线之间(例如在两根平行导电线之间)的导电连接件。片通常与金属线位于同一层。处理方案也可以适用于导电过孔制造。根据定义，过孔用于落在先前层金属图案上。更具体地，本文描述的一个或多个实施例涉及使用消减方法来形成片和插塞。为了提供背景，用于消减性互连图案化的现有技术解决方案可能具有相关联的缺点。例如，切口与过孔之间可能未能自行对准。而且，由于基于间隔物的图案化，具有紧密间距的互连仅在一个方向上延伸。这样，为了连接两个相邻的互连，在需要互连的层上面或下面实施金属线。举例来说，图1A图示了常规的后端线(BEOL)金属化层的平面图。参考图1A，示出了常规的BEOL金属化层100，其中，导电线或布线104被设置在层间电介质层102中。金属线通常可以彼此平行地延伸并且可以包括导电线104中的一根或多根导电线的针对连续性的切口、断裂或插塞106。为了电耦合平行金属线中的两根或更多根平行金属线，上层或下层布线108被包括在前一个或下一个金属化层中。这种上层或下层布线108可以包括耦合导电过孔112的导电线110。将意识到，由于上层或下层布线108被包括在前一个或下一个金属化层中，因此上层或下层布线108能够消耗包括金属化层的半导体结构的垂直空间。相比之下，图1B图示了根据本专利技术的实施例的后端线(BEOL)金属化层的平面图，该BEOL金属化层具有耦合金属化层的金属线的导电片。参考图1B，示出了BEOL金属化层150，其中，导电线或布线154被设置在层间电介质层152中。金属线通常可以彼此平行地延伸并且可以包括导电线154中的一根或多根导电线的针对连续性的切口、断裂或插塞156。为了电本文档来自技高网...

【技术保护点】
1.一种用于半导体结构的后端线(BEOL)金属化层，所述BEOL金属化层包括：层间电介质(ILD)层，其被设置在基板上面；多根导电线，其沿着第一方向被设置在所述ILD层中；以及导电片，其被设置在所述ILD层中，所述导电片沿着与所述第一方向正交的第二方向耦合所述多根导电线中的两根导电线；以及导电过孔，其被耦合到所述多根导电线中的一根导电线，所述导电过孔具有位于其上的过孔硬掩模，其中，所述ILD层、所述多根导电线、所述导电片和所述过孔硬掩模中的每个的最上层表面彼此成平面。

【技术特征摘要】
【国外来华专利技术】1.一种用于半导体结构的后端线(BEOL)金属化层，所述BEOL金属化层包括：层间电介质(ILD)层，其被设置在基板上面；多根导电线，其沿着第一方向被设置在所述ILD层中；以及导电片，其被设置在所述ILD层中，所述导电片沿着与所述第一方向正交的第二方向耦合所述多根导电线中的两根导电线；以及导电过孔，其被耦合到所述多根导电线中的一根导电线，所述导电过孔具有位于其上的过孔硬掩模，其中，所述ILD层、所述多根导电线、所述导电片和所述过孔硬掩模中的每个的最上层表面彼此成平面。2.根据权利要求1所述的BEOL金属化层，还包括：电介质插塞，其被设置为邻近所述导电过孔并且打断所述多根导电线中的一根导电线的连续性，所述电介质插塞具有与所述过孔硬掩模的最上层表面成平面的最上层表面。3.根据权利要求2所述的BEOL金属化层，其中，所述电介质插塞包括与所述ILD层不同的材料。4.根据权利要求2所述的BEOL金属化层，其中，所述电介质插塞包括与所述ILD层相同的材料并且与所述ILD层是连续的。5.根据权利要求1所述的BEOL金属化层，其中，所述导电片与所述多根导电线中的两根导电线是连续的。6.根据权利要求1所述的BEOL金属化层，其中，所述多根导电线具有20纳米或更小的间距。7.根据权利要求1所述的BEOL金属化层，其中，所述多根导电线中的每根导电线都具有10纳米或更小的宽度。8.一种用于半导体结构的后端线(BEOL)金属化层，所述BEOL金属化层包括：层间电介质(ILD)层，其被设置在基板上面；多根导电线，其沿着第一方向被设置在所述ILD层中；导电片，其被设置在所述ILD层中，所述导电片沿着与所述第一方向正交的第二方向耦合所述多根导电线中的两根导电线；以及电介质插塞，其打断所述多根导电线中的一根导电线的连续性，其中，所述ILD层、所述多根导电线、所述导电片和所述电介质插塞中的每个的最上层表面彼此成平面。9.根据权利要求8所述的BEOL金属化层，其中，所述电介质插塞包括与所述ILD层不同的材料。10.根据权利要求8所述的BEOL金属化层，其中，所述电介质插塞包括与所述...

【专利技术属性】
技术研发人员：K·林，R·L·布里斯托尔，R·E·申克尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US