一种横向二极管器件制造技术

一种横向二极管器件，属于功率半导体器件技术领域。其元胞结构包括自下而上依次设置的衬底电极、N型半导体衬底、介质层和N‑半导体漂移区，N‑半导体漂移区顶层一侧设置P型半导体基区，另一侧设置N+半导体漏区；N+半导体漏区上表面具有阴极金属；P型半导体基区顶层并排设置P+半导体接触区和N+半导体源区，N+半导体源区位于靠近N+半导体漏区的一侧；N+半导体源区、P型半导体基区和N‑半导体漂移区的上表面设置一个沟槽结构，沟槽结构上具有包括自下而上设置的介质层、多晶硅和阳极金属的栅极结构；P+半导体接触区和N+半导体源区上表面具有阳极金属。本发明专利技术具有高正向电流密度、低通态损耗、高整流效率和高电压阻断能力的特点。

【技术实现步骤摘要】
一种横向二极管器件
本专利技术属于功率半导体器件
，具体地说，是涉及一种横向二极管器件结构。
技术介绍
人类的历史，就是一部面对大自然挑战的历史。随着人类工业革命深度和广度的不断扩展，人们在享受工业化成果带来便利的同时，也不断面临着种种危机。作为工业的“血液”，能源资源的可持续性利用一直以来受到世界各国的重视。而能源资源的日益消耗，也让人们感受到了“能源危机”。在寻求新型能源作为化石能源的替代的同时，人们也在思考如何让能源的利用率达到最大化。电能是人类能直接利用的主要能源，而管理着电能的电力系统是人类提高电能使用率的关键途径。作为电力系统的核心，半导体功率器件至少控制着世界上70％以上的电力能源，故其“电变换”能力及效率的高低，对能源资源利用率的提升具有重大意义。功率器件目前仍主要以硅基晶闸管、功率PIN器件、功率双极结型器件、肖特基势垒二极管、功率MOSFET以及绝缘栅场效应晶体管为主，这些器件在全功率范围内得到了广泛的应用，以其悠久的历史、成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，因研究人员对其机理研究较为透彻，其性能均已接近硅材料的理论极限，通过对硅基功率器件的设计和优化达到性能上的大幅度提升已经困难重重。碳化硅(SiC)和氮化镓(GaN)等为代表的宽禁带半导体材料，以其优异的材料特性引起了功率器件开发人员的广泛兴趣。碳化硅材料是第三代半导体材料的典型代表，也是目前晶体生长技术和器件制造水平最成熟、应用最广泛的宽禁带半导体材料之一。其相比于硅材料具有较大的禁带宽度，较高的热导率，较高的电子饱和漂移速度以及10倍于硅材料的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。由于碳化硅功率器件可显著降低电子设备的能耗，同时减小电子设备的体积，故碳化硅功率器件十分贴合当代社会节能减排的时代主题。在功率器件开发及应用过程中较为常见的横向碳化硅二极管中，常规横向碳化硅PIN二极管尽管电压阻断能力较强，但正向导通压降大(约为3.1V)、双极导电机理不可避免地引起反向恢复特性差等问题，极不利于其在整流中的应用；而横向碳化硅肖特基二极管(SBD)尽管反向恢复特性极佳，但因其漏电较大，且高温可靠性较差，这些因素同样限制了横向碳化硅肖特基二极管在整流中的应用。横向碳化硅超势垒二极管弥补了两种传统横向二极管的不足，具有较低的正向导通压降以及很小的漏电流，以及较高的高温可靠性。该优势切合了当代社会发展节能减排的主题，故其在功率器件市场上受到了科研人员的广泛重视。传统横向碳化硅超势垒二极管元胞结构示意如图1所示。尽管超势垒器件克服了PIN二极管、肖特基二极管的诸多不足，然而作为沟道型器件，传统横向超势垒二极管具有正向导通电流密度低、反向阻断能力较差等不足之处，限制了传统横向碳化硅超势垒二极管在整流应用中的广泛使用。
技术实现思路
针对上述传统横向碳化硅超势垒二极管存在的正向导通电流密度低、反向阻断能力较差等的问题，本专利技术提出一种能提高正向导通电流密度、提升电压阻断能力的横向二极管器件及其制作方法。本专利技术的技术方案为：一种横向二极管器件，其元胞结构包括自下而上依次设置的衬底电极12、P型半导体衬底11、介质层10和N-半导体漂移区8，所述N-半导体漂移区8顶层一侧设置P型半导体基区7，另一侧设置N+半导体漏区9；所述N+半导体漏区9上表面具有阴极金属4；所述P型半导体基区7顶层远离所述N+半导体漏区9的一侧并排设置紧密接触的P+半导体接触区5和N+半导体源区6，所述N+半导体源区6位于靠近所述N+半导体漏区9的一侧且其深度不超过所述P+半导体接触区5的深度；所述N+半导体源区6靠近所述P型半导体基区7的上表面、P型半导体基区7的上表面和所述N-半导体漂移区8靠近所述P型半导体基区7的上表面设置一个沟槽结构，所述沟槽结构上具有栅极结构，所述栅极结构包括自下而上设置的介质层3、多晶硅2和阳极金属1，且所述多晶硅2的下表面最底部低于所述沟槽结构的最顶部；所述阳极金属1延伸至所述N+半导体源区6和P+半导体接触区5的上表面。具体的，所述沟槽结构内可以只包括所述介质层3和多晶硅2，即所述多晶硅2的下表面最底部低于所述沟槽结构的最顶部而所述阳极金属1的下表面最底部高于所述沟槽结构最顶部；所述沟槽结构内也可以还包括所述阳极金属1，即所述阳极金属1的下表面最底部低于所述沟槽结构最顶部。具体的，所述沟槽结构内可以设置一个凹槽，该凹槽为在X方向上从所述N+半导体源区6至所述N-半导体漂移区8并穿过P型半导体基区7的结构，也可以在Z方向设置多个不连续的相同的凹槽。具体的，所述栅极结构向所述N+半导体漏区9方向延伸并与所述N-半导体漂移区8上表面接触，且所述栅极结构和所述N+半导体漏区9不接触。具体的，位于所述P型半导体基区7和N+半导体漏区9之间的所述N-半导体漂移区8内设置横向超结结构，所述横向超结结构包括交替排列的N柱和P柱，并通过工艺控制使得N柱与P柱的电荷数相同。具体的，所述多晶硅2向所述N+半导体漏区9方向延伸并与所述N-半导体漂移区8上表面接触形成异质结，所述异质结具有整流特性。具体的，当横向二极管内不存在异质结时，所述横向二极管的体材料可以为硅、碳化硅、砷化镓、氮化镓、锗、金刚石、氧化镓或硅锗中的一种或其他材料。具体的，当横向二极管内存在异质结时，所述异质结中宽禁带材料和窄禁带材料可以分别为碳化硅和硅材料，也可以不仅限于碳化硅、硅材料，对于其它宽禁带材料和窄禁带材料的组合同样适用。具体的，所述介质层10越靠近所述N+半导体漏区9的方向，其厚度越厚；所述介质层10从远离所述N+半导体漏区9的方向到靠近所述N+半导体漏区9的方向，其厚度按阶梯状增大分布，从而优化表面电场分布，避免击穿提前发生。具体的，所述横向二极管器件不只限于SOI(Silicon-On-Insulator)绝缘硅技术，还可以用于体硅和结隔离技术。一种制作本专利技术提出的横向二极管器件的制作方法，包括如下步骤：第1步：自下而上依次层叠制作P型半导体衬底11、介质层10和N-半导体漂移区8；第2步：在所述N-半导体漂移区8顶层一侧形成P型半导体基区7；第3步：在所述N-半导体漂移区8顶层另一侧形成N+半导体漏区9，在所述P型半导体基区7顶层远离所述N+半导体漏区9的一侧形成N+半导体源区6；第4步：在所述P型半导体基区7顶层且位于所述N+半导体源区6远离N+半导体漏区9的一侧形成P+半导体接触区5，所述P+半导体接触区5与所述N+半导体源区6紧密接触且其深度不小于所述N+半导体源区6的深度；第5步：在所述N+半导体源区6、P型半导体基区7和N-半导体漂移区8的上表面刻蚀沟槽；第6步：在所述沟槽的表面形成介质层3；第7步：在器件表面淀积一层多晶硅，通过刻蚀去除不需要的多晶硅，形成位于所述介质层3表面的多晶硅2；第8步：在所述P+半导体接触区5、N+半导体源区6和多晶硅2的上表面形成阳极金属1，在所述N+半导体漏区9上表面形成阴极金属4，在P型半导体衬底11下表面形成衬底电极12。具体的，横向二极管的体材料为碳化硅，第1步中通过选取合适电阻率与厚度的碳化硅SOI衬底，用于制作所述P型半导体衬底11、介质层10和N-半本文档来自技高网...

【技术保护点】
1.一种横向二极管器件，其元胞结构包括自下而上依次设置的衬底电极(12)、P型半导体衬底(11)、介质层(10)和N‑半导体漂移区(8)，所述N‑半导体漂移区(8)顶层一侧设置P型半导体基区(7)，另一侧设置N+半导体漏区(9)；所述N+半导体漏区(9)上表面具有阴极金属(4)；所述P型半导体基区(7)顶层远离所述N+半导体漏区(9)的一侧并排设置紧密接触的P+半导体接触区(5)和N+半导体源区(6)，所述N+半导体源区(6)位于靠近所述N+半导体漏区(9)的一侧且其深度不超过所述P+半导体接触区(5)的深度；其特征在于，所述N+半导体源区(6)靠近所述P型半导体基区(7)的上表面、P型半导体基区(7)的上表面和所述N‑半导体漂移区(8)靠近所述P型半导体基区(7)的上表面设置一个沟槽结构，所述沟槽结构上具有栅极结构，所述栅极结构包括自下而上设置的介质层(3)、多晶硅(2)和阳极金属(1)，且所述多晶硅(2)的下表面最底部低于所述沟槽结构的最顶部；所述阳极金属(1)延伸至所述N+半导体源区(6)和P+半导体接触区(5)的上表面。

【技术特征摘要】
1.一种横向二极管器件，其元胞结构包括自下而上依次设置的衬底电极(12)、P型半导体衬底(11)、介质层(10)和N-半导体漂移区(8)，所述N-半导体漂移区(8)顶层一侧设置P型半导体基区(7)，另一侧设置N+半导体漏区(9)；所述N+半导体漏区(9)上表面具有阴极金属(4)；所述P型半导体基区(7)顶层远离所述N+半导体漏区(9)的一侧并排设置紧密接触的P+半导体接触区(5)和N+半导体源区(6)，所述N+半导体源区(6)位于靠近所述N+半导体漏区(9)的一侧且其深度不超过所述P+半导体接触区(5)的深度；其特征在于，所述N+半导体源区(6)靠近所述P型半导体基区(7)的上表面、P型半导体基区(7)的上表面和所述N-半导体漂移区(8)靠近所述P型半导体基区(7)的上表面设置一个沟槽结构，所述沟槽结构上具有栅极结构，所述栅极结构包括自下而上设置的介质层(3)、多晶硅(2)和阳极金属(1)，且所述多晶硅(2)的下表面最底部低于所述沟槽结构的最顶部；所述阳极金属(1)延伸至所述N+半导体源区(6)和P+半导体接触区(5)的上表面。2.根据权利...

【专利技术属性】
技术研发人员：张金平，邹华，罗君轶，赵阳，刘竞秀，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51