提高MOS晶体管击穿电压的方法及MOS晶体管的制造方法技术

本发明专利技术提供了一种提高MOS晶体管击穿电压的方法及MOS晶体管的制造方法，通过在MOS晶体管源/漏极形成之前，对源/漏极所在衬底表面进行锗离子注入，以改变源/漏极所在衬底表面的晶体结构，减小源/漏极注入离子的扩散过程，降低横向电场强度，进而到达提高MOS晶体管击穿电压的效果。进一步的，本发明专利技术提供的一种提高MOS晶体管击穿电压的方法，仅在形成源/漏极之前添加一步锗离子注入，在达到提高击穿电压的目的同时，不影响器件的其他各项性能，且兼容现有工艺，简便易行。

【技术实现步骤摘要】
提高MOS晶体管击穿电压的方法及MOS晶体管的制造方法
本专利技术涉及半导体设计与制造领域，更具体地说，本专利技术涉及一种提高MOS晶体管击穿电压的方法及MOS晶体管的制造方法。
技术介绍
MOS(金属氧化物半导体)晶体管的击穿电压(BreakdownVoltage)是指在栅极接地的情况下，流过漏源极电流为一个特定值时的漏源电压，其是MOS晶体管击穿前能连续加在漏源极的最高瞬间的电压值。击穿电压是衡量MOS晶体管耐压程度的关键参数，其越大代表MOS晶体管的耐压性能越好。对于工作在高压MOS晶体管来说，击穿电压显得尤为重要。高压MOS晶体管普遍用于嵌入式闪存(eFlash)的电荷泵电路中，电路输出所需电压对存储单元进行擦写，而电路对器件击穿电压要求很高，随着工艺的不断开发，沟道宽度不断变窄，对击穿电压的要求愈发严格。目前增加MOS晶体管击穿电压常用的方法是降低轻掺杂源漏区的掺杂浓度，而轻掺杂源漏区的掺杂浓度降低会影响驱动电流。
技术实现思路
为解决上述问题，本专利技术提供一种提高MOS晶体管击穿电压的方法。本专利技术提供一种提高MOS晶体管击穿电压的方法包括：提供一衬底；对所述衬底进行第一次离子注入，以改变所述衬底表面的晶格结构；对所述衬底进行第二次离子注入，以形成源/漏极。可选的，所述第一次离子注入为锗离子注入。可选的，所述第一次离子注入的能量为10keV～60keV。可选的，所述第一次离子注入的浓度范围为5*1014～5*1015/cm2。可选的，所述第一次离子注入与所述衬底垂直方向的倾斜角度为0～30度。可选的，进行第一次离子注入前，还包括：在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底内进行第三次离子注入，以形成源/漏延伸区。可选的，形成源/漏延伸区之后，进行第一次离子注入之前，还包括：在所述栅极结构两侧形成侧墙。可选的，以所述栅极结构与所述侧墙为掩膜，对所述衬底进行第一次离子注入与第二次离子注入。进一步的，本专利技术提供一种MOS晶体管的制造方法，包含上述提高MOS晶体管击穿电压的方法。进一步的，本专利技术提供一种MOS晶体管，采用上述MOS晶体管制造方法制造而成。综上所述，本专利技术提供了一种提高MOS晶体管击穿电压的方法，通过在MOS晶体管源/漏极形成之前，对源/漏极所在衬底表面进行锗离子注入，以改变源/漏极所在衬底表面的晶体结构，减小源/漏极注入离子的扩散过程，降低横向电场强度，进而到达提高MOS晶体管击穿电压的效果。进一步的，本专利技术提供的一种提高MOS晶体管击穿电压的方法，仅在源/漏极形成之前添加一步锗离子注入，在达到提高击穿电压的目的同时，不影响器件的其他各项性能，且兼容现有工艺，简便易行。附图说明图1-图4为本实施例提供的提高MOS晶体管击穿电压的方法各步骤对应的结构示意图；图5为本实施例制备的MOS晶体管在第一次离子注入前后源/漏极掺杂曲线图和电场强度曲线图；图6为本实施例制备的MOS晶体管在第一次离子注入前后电流-电压的曲线图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。如
技术介绍
所述，嵌入式闪存(eFlash)的电荷泵电路中，电路输出所需电压对存储单元进行擦写，而电路对MOS晶体管击穿电压要求很高，现有技术增加击穿电压的方法有：1、增加侧墙(spacer)宽度，这会导致存储单元(cell)区的电极(contact)无法填入，使得器件体积变大，集成度降低。2、降低源/漏极(SD)的离子注入浓度，但源/漏极(SD)浓度降太低会影响接触电阻，同时影响其它器件的性能。3、降低源/漏极延伸区(LDD)的离子注入浓度，但会影响器件的性能。4、减少源/漏极(SD)热过程进而减少源/漏极(SD)的离子扩散，但会影响MOS晶体管性能甚至会影响其它器件的性能。基于上述问题，本专利技术提供一种提高MOS晶体管击穿电压的方法，通过在MOS晶体管源/漏极形成之前，对源/漏极所在衬底表面进行锗离子注入，以改变源/漏极所在衬底表面的晶体结构，减小源/漏极注入离子的扩散过程，降低横向电场强度，进而到达提高MOS晶体管击穿电压的效果。图1-图4为本实施例提供的提高MOS晶体管击穿电压的方法对应的结构示意图。具体的，本实施例提供一种提高MOS晶体管击穿电压的方法包括：首先，在半导体衬底100上形成浅沟槽隔离结构(STI)110，并进行阱区(Well)离子注入。其中半导体衬底优选为硅衬底。在所述浅沟槽隔离结构110之间的半导体衬底上形成栅极结构，如图1所示，所述栅极结构包括栅介质层101和栅极102。具体形成工艺为:采用热氧化法或化学气相沉积法在半导体衬底100上形成栅介质层101，采用低压等离子化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层101上形成多晶硅层102；在多晶硅层102上形成光刻胶层，定义栅极图案，以光刻胶为掩模刻蚀多晶硅层102和栅介质层101至露出半导体衬底100；灰化去除光刻胶层。所述栅介质层101的材质优选氧化硅，所述栅介质层101也可以是由氧化硅层-氮化硅层-顶层氧化硅层组成ONO层。接着，以栅极结构为掩模，在栅极结构的两侧的半导体衬底100内进行离子注入，形成源/漏极延伸区104，之后在栅极结构两侧形成侧墙103，如图2所示，所述侧墙103的材质可以为氧化硅、氮化硅和氮氧化硅中的一种或者它们的组合。然后，以栅极结构和侧墙103为掩模，对半导体衬底100进行第一次离子注入。所述第一次离子注入过程中注入的离子优选为锗离子。所述锗离子注入的能量为10keV～60keV，例如可以为10keV，30keV，50keV等，本实施例优选为40keV，注入离子的浓度范围为5*1014～5*1015/cm2。其中，所述锗离子注入与所述半导体衬底垂直方向的倾斜角度为0～30度，优选为15度，倾斜注入可以适当控制注入深度不至于过大，进而减小对半导体器件其他电学性能的影响。如图3所示，经过第一次离子注入，在半导体衬底100表面形成一非晶层105，非晶层105可以减小后续源/漏极注入离子的扩散过程，降低横向电场强度，进而提高MOS晶体管击穿电压。最后，同样以栅极结构和侧墙103为掩模，对半导体衬底100进行第二次离子注入，形成源/漏极106，如图4所示。完成第二次离子注入后对半导体衬底100进行退火处理，使注入的离子扩散均匀。本实施例通过在源/漏极执行离子注入前，进行锗离子注入，由于锗离子原子质量大，会改变硅衬底表面的晶体结构，在硅衬底表面形成非晶层，从而减小后续源/漏极注入离子的扩散过程，降低横向电场强度，达到提高MOS晶体管击穿电压的效果。本专利技术其他实施例中，在源/漏极执行离子注入前，也可以采用其他离子注入，如硅离子。图5为本实施例制备的MOS晶体管在锗离子注入前后源/漏极激活离子掺杂曲线图和电场强度曲线图。其中纵坐标分别为沟道方向激活离子浓度(DopingConcentration，单位cm-2)和电场强度(ElectricField，单位N/C)，横本文档来自技高网...

【技术保护点】
1.一种提高MOS晶体管击穿电压的方法，其特征在于，包括：提供一衬底；对所述衬底进行第一次离子注入，以改变所述衬底表面的晶格结构；对所述衬底进行第二次离子注入，以形成源/漏极。

【技术特征摘要】
1.一种提高MOS晶体管击穿电压的方法，其特征在于，包括：提供一衬底；对所述衬底进行第一次离子注入，以改变所述衬底表面的晶格结构；对所述衬底进行第二次离子注入，以形成源/漏极。2.根据权利要求1所述的提高MOS晶体管击穿电压的方法，其特征在于，所述第一次离子注入为锗离子注入。3.根据权利要求1所述的提高MOS晶体管击穿电压的方法，其特征在于，所述第一次离子注入的能量为10keV～60keV。4.根据权利要求1所述的提高MOS晶体管击穿电压的方法，其特征在于，所述第一次离子注入的浓度范围为5*1014～5*1015/cm2。5.根据权利要求1所述的提高MOS晶体管击穿电压的方法，其特征在于，所述第一次离子注入与所述衬底垂直方向的倾斜角度为0～30度。6.根据权利要...

【专利技术属性】
技术研发人员：王鹏鹏，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42