计算处理装置和方法、电子设备制造方法及图纸

本发明专利技术实施例公开了一种计算处理装置和方法、电子设备，装置包括多个部件，之间通过总线互联；每个部件包括总线接口，存储有参与迭代计算的常量池中所有元素中对应顺序相同的数据段和需要进行迭代计算的初始数据块中的部分数据；多个部件中的其中一个部件获取本次需要读取的元素序号，并通过总线将本次需要读取的元素序号广播给其他部件；各部件分别读取自身存储的本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对存储的初始数据块中的相应数据进行更新；迭代执行上述操作直至迭代次数达到预设次数，获得初始数据块对应的结果数据块。本发明专利技术实施例实现了低功耗、高通量的数据块迭代计算。

【技术实现步骤摘要】
计算处理装置和方法、电子设备
本专利技术涉及数据处理技术，尤其是一种计算处理装置和方法、电子设备。
技术介绍
在数据计算处理中，经常会用到哈希运算。在一类哈希运算中，需要进行数据块的迭代计算。例如，在以太币(ethernum，ETH)挖矿时涉及到的Hashimato算法中，对某个初始数据块，根据数据块中某元素的最新取值，通过特定计算得出的地址，从内存中常量池中取数据对数据块进行更新，若干次迭代后得到结果数据块。在实现本专利技术的过程中，专利技术人通过研究发现，现有技术中，常量池位于内存，即动态随机存取存储器(DynamicRandomAccessMemory，DRAM)中，初始数据块位于主控芯片内部的静态随机存储器(StaticRandomAccessMemory，SRAM)中，其中的主控芯片例如中央控制单元(CPU)或图形处理单元(GPU)，上述迭代计算是在基于该主控芯片的计算装置上进行的。内存和主控芯片之间，通过片间互联总线进行通讯。片间互联总线采用JEDEC的标准，例如DDR4、GDDR5、GDDR6、HBM等。主控芯片向内存发出地址，内存从常量池中取出数据并向主控芯片返回该数据。由于片间互联总线的功耗高、带宽受限，传输大量的数据导致数据块迭代计算的效率较低。
技术实现思路
本专利技术实施例所要解决的一个技术问题是：提供一种计算处理装置和方法、电子设备。根据本专利技术实施例的一个方面，提供的一种计算处理装置，包括多个部件，所述多个部件中的部件之间通过总线互联；每个部件中包括：用于所述总线连接的总线接口，存储有：参与迭代计算的常量池中所有元素中对应顺序相同的数据段，和需要进行迭代计算的数据块中的部分数据，所述常量池包括多个元素；所述常量池和所述数据块分布在所述多个部件中；所述多个部件中的其中一个部件获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述多个部件中的各部件分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；迭代执行所述多个部件中的其中一个部件获取本次需要读取的元素序号的操作，直至哈希计算的迭代次数达到预设次数，获得所述数据块对应的结果数据块。可选地，在上述各装置实施例中，所述多个部件形成一维连接、二维连接、环状连接、星状连接。可选地，在上述各装置实施例中，其特征在于，所述数据块具体为一个或多个。可选地，在上述各装置实施例中，每个部件还包括：控制单元，第一存储器，第二存储器和计算单元；其中：所述控制单元，用于获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述计算单元，用于分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；所述第一存储器，用于存储参与迭代计算的所述常量池中所有元素中对应顺序相同的数据段；所述第二存储器，用于存储需要进行迭代计算的数据块中的部分数据。可选地，在上述各装置实施例中，所述第一存储器包括静态随机存储器SRAM、或动态随机存储器DRAM、或磁阻式存储器MRAM、或忆阻器RRAM；和/或，所述第二存储器包括SRAM、或动态随机存储器DRAM、或磁阻式存储器MRAM、或忆阻器RRAM。可选地，在上述各装置实施例中，所述总线接口包括：串行器/解串器SERDES接口、或总线和接口标准PCIE接口、或固态技术协会JEDEC接口、或先进的可扩展接口AXI总线接口、或Wishbone总线接口；相应的，所述总线包括SERDES总线、或PCIE总线、或JEDEC标准总线、或AXI总线，或Wishbone总线。可选地，在上述各装置实施例中，所述部件为芯片；或者，所述部件为板卡。可选地，在上述各装置实施例中，所述多个部件分别为集成在同一颗芯片上的处理单元。可选地，在上述各装置实施例中，每个部件还包括：控制单元，存储器接口，第二存储器和计算单元；其中：所述控制单元，用于获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述计算单元，用于分别从所在部件自身连接的至少一个外部芯片读取所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；所述存储器接口，用于连接所述至少一个外部芯片，所述所述至少一个外部芯片上的第一存储器用于存储参与迭代计算的所述常量池中所有元素中对应顺序相同的数据段；所述第二存储器，存储需要进行迭代计算的数据块中的部分数据。可选地，在上述各装置实施例中，所述预设次数为64次，所述计算单元包括64个，每个计算单元分别用于进行迭代计算中的一次哈希计算。可选地，在上述各装置实施例中，所述多个部件包括2n个部件，其中，n的取值为1、2、4或者8。可选地，在上述各装置实施例中，每个元素包括16个字的数据段，所述16个字的数据段以数据段为单位，按照在元素中的顺序平均分布在所述2n个部件中；和/或所述数据块包括32个元素，所述32个元素以元素为单位，按照在所述数据块中的顺序平均分布在所述2n个部件中。根据本专利技术实施例的另一个方面，提供的一种基于本专利技术任一实施例所述计算处理装置的计算处理方法，所述计算处理装置包括多个部件，所述多个部件中的部件之间通过总线互联；每个部件中包括：用于所述总线连接的总线接口，以及存储有：参与迭代计算的常量池中所有元素中对应顺序相同的数据段，和需要进行迭代计算的数据块中的部分数据；所述常量池包括多个元素；所述常量池和所述数据块分布在所述多个部件中；所述方法包括：所述多个部件中的其中一个部件获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述多个部件中的各部件分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；迭代执行所述多个部件中的其中一个部件获取本次需要读取的元素序号的操作，直至哈希计算的迭代次数达到预设次数，获得所述数据块对应的结果数据块。可选地，在上述各方法实施例中，所述多个部件形成一维连接、二维连接、环状连接、星状连接。可选地，在上述各方法实施例中，所述数据块具体为一个或多个。可选地，在上述各方法实施例中，所述方法具体包括：所述其中一个部件中的控制单元获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中其他部件中的控制单元；各部件中的计算单元分别从所述部件的第一存储器中读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对所在部件的第二存储器中存储的数据块中的相应数据进行更新；所述控制单元识别哈希计算的迭代次数达到预设次数；响应于哈希计算的迭代次数达到预设次数，获得所述数据块对应的结果数据块；否则，响应于哈希计算的迭代次数未达到预设次数，返回执行所述其中一个部件中的控制单元获取本次需要读取的元素序号的操作。可选地，在上述各方法实施例中，所述第一存储器包括静态随机存储器SRAM、或动态随机存储器DRAM、或磁阻式存储器MRAM、或忆阻器RRA本文档来自技高网...

【技术保护点】
1.一种计算处理装置，其特征在于，包括多个部件，所述多个部件中的部件之间通过总线互联；每个部件中包括：用于所述总线连接的总线接口，存储有：参与迭代计算的常量池中所有元素中对应顺序相同的数据段，和需要进行迭代计算的数据块中的部分数据，所述常量池包括多个元素；所述常量池和所述数据块分布在所述多个部件中；所述多个部件中的其中一个部件获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述多个部件中的各部件分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；迭代执行所述多个部件中的其中一个部件获取本次需要读取的元素序号的操作，直至哈希计算的迭代次数达到预设次数，获得所述数据块对应的结果数据块。

【技术特征摘要】
1.一种计算处理装置，其特征在于，包括多个部件，所述多个部件中的部件之间通过总线互联；每个部件中包括：用于所述总线连接的总线接口，存储有：参与迭代计算的常量池中所有元素中对应顺序相同的数据段，和需要进行迭代计算的数据块中的部分数据，所述常量池包括多个元素；所述常量池和所述数据块分布在所述多个部件中；所述多个部件中的其中一个部件获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述多个部件中的各部件分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；迭代执行所述多个部件中的其中一个部件获取本次需要读取的元素序号的操作，直至哈希计算的迭代次数达到预设次数，获得所述数据块对应的结果数据块。2.根据权利要求1所述的装置，其特征在于，所述多个部件形成一维连接、二维连接、环状连接、星状连接。3.根据权利要求1或2所述的装置，其特征在于，所述数据块具体为一个或多个。4.根据权利要求1-3任一所述的装置，其特征在于，每个部件还包括：控制单元，第一存储器，第二存储器和计算单元；其中：所述控制单元，用于获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述计算单元，用于分别读取自身存储的所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；所述第一存储器，用于存储参与迭代计算的所述常量池中所有元素中对应顺序相同的数据段；所述第二存储器，用于存储需要进行迭代计算的数据块中的部分数据。5.根据权利要求4所述的装置，其特征在于，所述第一存储器包括静态随机存储器SRAM、或动态随机存储器DRAM、或磁阻式存储器MRAM、或忆阻器RRAM；和/或，所述第二存储器包括SRAM、或动态随机存储器DRAM、或磁阻式存储器MRAM、或忆阻器RRAM。6.根据权利要求1-5任一所述的装置，其特征在于，所述总线接口包括：串行器/解串器SERDES接口、或总线和接口标准PCIE接口、或固态技术协会JEDEC接口、或先进的可扩展接口AXI总线接口、或Wishbone总线接口；相应的，所述总线包括SERDES总线、或PCIE总线、或JEDEC标准总线、或AXI总线，或Wishbone总线。7.根据权利要求1-6任一所述的装置，其特征在于，所述部件为芯片；或者，所述部件为板卡。8.根据权利要求1-3任一所述的装置，其特征在于，所述多个部件分别为集成在同一颗芯片上的处理单元。9.根据权利要求8所述的装置，其特征在于，每个部件还包括：控制单元，存储器接口，第二存储器和计算单元；其中：所述控制单元，用于获取本次需要读取的元素序号，并通过所述总线将本次需要读取的元素序号广播给所述多个部件中的其他部件；所述计算单元，用于分别从所在部件自身连接的至少一个外部芯片读取所述本次需要读取的元素序号中的数据段并进行哈希计算，以获得的计算结果对自身存储的数据块中的相应数据进行更新；所述存储器接口，用于连接所述至少一个外部芯片，所述至少一个外部芯片上的第一存储器用于存储参与迭代计算的所述常量池中所有元素中对应顺序相同的数据段；所述第二存储器，存储需要进行迭代计算的数据块中的部分数据。10.根据权利要求4-9任一所述的装置，其特征在于，所述预设次数为64次，所述计算单元包括64个，每个计算单元分别用于进行迭代计算中的一次哈希计算。11.根据权利要求1-10任一所述的装置，其特征在于，所述多个部件包括2n个部件，其中，n的取值为1、2、4或者8。12.根据权利要求11所述的装置，其特征在于，每个元素包括16个字的数据段，所述16个字的数据段以数据段为单位，按照在元素中的顺序平均分布在所述2n个部件中；和/或所述数据块包括32个元素，所述32个元素以元素为单位，按照在所述数据块中的顺序平均分布在所述2n个部件中。13.一种基于权利要求1-12任一所述计算处理装置的计算处理方法，其特征在于，所述计算处理装置包括多个部件，所述多个部件中...

【专利技术属性】
技术研发人员：王逵，杨存永，
申请(专利权)人：北京比特大陆科技有限公司，
类型：发明
国别省市：北京,11