阈值基准电流产生电路制造技术

本发明专利技术公开了一种阈值基准电流产生电路，第一～第三镜像电流源的一端和第一PMOS晶体管的衬底与电源电压端VPWR相连接，第一镜像电流源的另一端与第一PMOS晶体管的源极和第一NMOS晶体管的栅极相连接，其连接的节点记为VIN；第一NMOS晶体管的漏极与第二镜像电流源的另一端相连接，其源极与第一电阻的一端和第二NMOS晶体管的栅极相连接，其连接的节点记为VRES；第三镜像电流源的另一端与第二NMOS晶体管的漏极和第一PMOS晶体管的栅极相连接；第一PMOS晶体管的漏极、第一电阻的另一端和第一NMOS晶体管的衬底、以及第二NMOS晶体管的源极和衬底接地。本发明专利技术能够降低反相放大器转换特性，随电源电压变化。

【技术实现步骤摘要】
阈值基准电流产生电路
本专利技术涉及半导体集成电路领域，特别是涉及一种阈值基准电流产生电路。
技术介绍
阈值基准电流产生电路广泛应用于模拟电路中。结合图1所示，基于电压正相放大和反相放大形成反馈的阈值基准电流产生电路结构简单,不需要运算放大器，需要的器件个数少。阈值基准电流Ires＝Vgsn2/RES，其中，Vgsn2是NMOS晶体管NM2的栅极和源极电压差。图1中，IP1,IP2为PMOS晶体管构成的镜像电流源，还包括两个PMOS晶体管PM1,PM2,两个NMOS晶体管NM1,NM2，以及一个电阻RES。其中PMOS晶体管PM2和NMOS晶体管NM2形成反相放大器，PMOS晶体管PM1和NMOS晶体管NM1形成正相放大器。镜像电流源IP1,IP2的一端与电源电压端VPWR相连接，镜像电流源IP1的另一端与PMOS晶体管PM1的源极和NMOS晶体管NM1的栅极相连接，其连接的节点记为VIN。PMOS晶体管PM1的漏极接地，其衬底与电源电压端VPWR相连接。镜像电流源IP2的另一端与NMOS晶体管NM1的漏极相连接，NMOS晶体管NM1的源极与电阻RES的一端、PMOS晶体管PM2的栅极和NMOS晶体管NM2的栅极相连接，其连接的节点记为VRES。电阻RES的另一端和NMOS晶体管NM1的衬底接地。PMOS晶体管PM2的源极和衬底与电源电压端VPWR相连接，其漏极与NMOS晶体管NM2的漏极和PMOS晶体管PM1的栅极相连接。NMOS晶体管NM2的源极和衬底接地。图1所示电路存在的缺点是，阈值基准电流随电源电压的增加，呈线性增加，变化大。
技术实现思路
本专利技术要解决的技术问题是提供一种阈值基准电流产生电路，能够降低阈值基准电流随电源电压变化的幅度。为解决上述技术问题，本专利技术的阈值基准电流产生电路，由三个镜像电流源、一个PMOS晶体管、两个NMOS晶体管和一个电阻组成；第一～第三镜像电流源的一端和第一PMOS晶体管的衬底与电源电压端VPWR相连接，第一镜像电流源的另一端与第一PMOS晶体管的源极和第一NMOS晶体管的栅极相连接，其连接的节点记为VIN；第一NMOS晶体管的漏极与第二镜像电流源的另一端相连接，其源极与第一电阻的一端和第二NMOS晶体管的栅极相连接，其连接的节点记为VRES；第三镜像电流源的另一端与第二NMOS晶体管的漏极和第一PMOS晶体管的栅极相连接；第一PMOS晶体管的漏极、第一电阻的另一端和第一NMOS晶体管的衬底、以及第二NMOS晶体管的源极和衬底接地。采用本专利技术的阈值基准电流产生电路，能够提高阈值基准电流的电源电压特性，进而提高阈值基准电流精度，有效降低阈值基准电流随电源电压变化的幅度。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是现有的阈值基准电流产生电路原理图；图2是改进后的阈值基准电流产生电路一实施例原理图；图3是图2中的节点VRES和VIN稳定电压点示意图；图4是仿真结果图。具体实施方式参见图2所示，改进后的阈值基准电流产生电路，在下面的实施例中由镜像电流源IP1～IP3，PMOS晶体管PM1，NMOS晶体管NM1、NM2，以及一个电阻RES组成。比较图1和图2可以看出，改进后的阈值基准电流产生电路，是将图1中的PMOS晶体管PM2换成镜像电流源IP3，由PMOS晶体管PM1和镜像电流源IP3形成反相放大器，这样能够降低阈值基准电流随电源电压变化的幅度。图2所示改进后的阈值基准电流产生电路具体电路结构是：镜像电流源IP1～IP3的一端与电源电压端VPWR相连接，镜像电流源IP1的另一端与PMOS晶体管PM1的源极和NMOS晶体管NM1的栅极相连接，其连接的节点记为VIN。PMOS晶体管PM1的漏极接地，其衬底与电源电压端VPWR相连接。镜像电流源IP2的另一端与NMOS晶体管NM1的漏极相连接，NMOS晶体管NM1的源极与电阻RES的一端和NMOS晶体管NM2的栅极相连接，其连接的节点记为VRES。电阻RES的另一端和NMOS晶体管NM1的衬底接地。镜像电流源IP3的另一端与NMOS晶体管NM2的漏极和PMOS晶体管PM1的栅极相连接。NMOS晶体管NM2的源极和衬底接地。上述电路的工作过程为：节点VIN和VRES通过NMOS晶体管NM1和电阻RES形成正相放大，节点VRES和VIN通过镜像电流源IP3和PMOS晶体管PM1形成反相放大。正相放大和反相放大形成节点VRES和VIN的稳定电压点1(结合图3所示)。上述电路产生的阈值基准电流Ires＝Vgsn2/RES。图4是仿真结果，其中1代表本专利技术的仿真结果，2代表现有的阈值基准电流产生电路仿真结果。从图中看出，采用本专利技术的电路，阈值基准电流随电源电压增加变化的幅度非常小，精度高。而现有电路阈值基准电流随电源电压增加，呈线性增加，阈值基准电流不稳定，精度度。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种阈值基准电流产生电路，其特征在于：由三个镜像电流源、一个PMOS晶体管、两个NMOS晶体管和一个电阻组成；第一～第三镜像电流源的一端与电源电压端VPWR相连接，第一镜像电流源的另一端与第一PMOS晶体管的源极和第一NMOS晶体管的栅极相连接，其连接的节点记为VIN，第一PMOS晶体管的漏极接地，其衬底与电源电压端VPWR相连接；第二镜像电流源的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极与第一电阻的一端和第二NMOS晶体管的栅极相连接，其连接的节点记为VRES；第一电阻的另一端和第一NMOS晶体管的衬底接地；第三镜像电流源的另一端与第二NMOS晶体管的漏极和第一PMOS晶体管的栅极相连接，第二NMOS晶体管的源极和衬底接地。

【技术特征摘要】
1.一种阈值基准电流产生电路，其特征在于：由三个镜像电流源、一个PMOS晶体管、两个NMOS晶体管和一个电阻组成；第一～第三镜像电流源的一端与电源电压端VPWR相连接，第一镜像电流源的另一端与第一PMOS晶体管的源极和第一NMOS晶体管的栅极相连接，其连接的节点记为VIN，第一PMOS晶体管的漏极接地，其衬底与电源电压端VPWR相连接；第二镜像电流源的另一端与第一NMOS晶体管的漏极相连接，第一NMOS晶体管的源极与第一电阻的一端和第二NMOS晶体管的栅极相连接，其连接的节点记为VRES；第一电阻的另一端和第一NMOS晶体管的衬底接地；第三镜像...

【专利技术属性】
技术研发人员：袁志勇，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31