一种功率器件及其制作方法技术

本发明专利技术提供一种功率器件及其制作方法，包括：第一导电类型的衬底；形成于所述衬底上表面的第一导电类型的外延层；形成于所述外延层上的外延沟槽；形成于所述外延沟槽侧壁的隔离层；形成于所述外延沟槽内的第二导电类型的第一外延区、第一导电类型的第二外延区和第一导电类型的第三外延区，所述第三外延区的离子浓度低于所述第二外延区；形成于所述外延层上表面的源区；栅极氧化硅层和高阻多晶硅层；介质层；第一金属层及第二金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极，所述第二金属层贯穿所述介质层与所述高阻多晶硅层连接形成栅极；第三金属层，所述第三金属层与所述衬底1连接形成漏极。本发明专利技术提高器件性能降低器件成本。

【技术实现步骤摘要】
一种功率器件及其制作方法
本专利技术涉及半导体
，具体涉及一种功率器件及其制作方法。
技术介绍
瞬态电压抑制器是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。瞬态电压抑制器适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。静电放电以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。VDMOS(是VDMOSFET的缩写，VerticalDoubleDiffusedMetalOxideSemiconductorFieldEffectTransistor,垂直双扩散金属氧化物半导体场效应晶体管)是一种用途非常广泛的功率器件。VDMOS的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。目前保护半导体器件的常用方法是将瞬态电压抑制器与半导体器件连接使用，这样增大了器件面积和制造成本。
技术实现思路
本专利技术实施例基于上述问题，提出了一种功率器件及其制作方法，功率器件寄生电容更小，响应速度快，器件面积小，制造成本低。一方面，本专利技术提供了一种功率器件，该功率器件包括：第一导电类型的衬底；形成于所述衬底上表面的第一导电类型的外延层；形成于所述外延层上的外延沟槽，所述外延沟槽贯穿所述外延层且所述外延沟槽底部与所述衬底连接；形成于所述外延沟槽侧壁的隔离层；由下而上依次形成于所述外延沟槽内的第二导电类型的第一外延区、第一导电类型的第二外延区和第一导电类型的第三外延区，所述第三外延区的离子浓度低于所述第二外延区；形成于所述外延层上表面的源区；形成于所述外延层上表面的栅极氧化硅层和高阻多晶硅层，所述高阻多晶硅层与所述第三外延区上表面连接；形成于所述高阻多晶硅层和所述外延层上方的介质层；形成于所述介质层上方的第一金属层及第二金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极，所述第二金属层贯穿所述介质层与所述高阻多晶硅层连接形成栅极；形成于所述衬底下表面的第三金属层，所述第三金属层与所述衬底连接形成漏极。进一步地，所述隔离层为形成于所述外延沟槽侧壁的氧化硅层。进一步地，所述第三外延区的上表面与所述外延层上表面大致持平。进一步地，所述栅极氧化硅层的一端延伸至所述源区，另一端与所述隔离层靠近所述源区的一端连接。进一步地，所述高阻多晶硅层位于所述外延沟槽以及所述栅极氧化硅层的上表面。另一方面，本专利技术提供了一种功率器件的制作方法，该方法包括：提供第一导电类型的衬底；在所述衬底的上表面形成第一导电类型的外延层；在所述外延层上表面形成外延沟槽，所述外延沟槽贯穿所述外延层且所述外延沟槽底部与所述衬底连接；在所述外延沟槽的侧壁形成隔离层；在所述外延沟槽内由下而上依次形成第二导电类型的第一外延区、第一导电类型的第二外延区和第一导电类型的第三外延区，所述第三外延区的离子浓度低于所述第二外延区；在所述外延层上表面形成源区；在所述外延层上表面形成栅极氧化硅层和高阻多晶硅层，所述高阻多晶硅层与所述第三外延区上表面连接；在所述高阻多晶硅层和所述外延层上方形成介质层；在所述介质层上方形成第一金属层及第二金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极，所述第二金属层贯穿所述介质层与所述高阻多晶硅层连接形成栅极；在所述衬底下表面形成第三金属层，所述第三金属层与所述衬底连接形成漏极。进一步地，在所述外延沟槽的侧壁形成隔离层具体包括：在所述外延层的上表面以及所述沟槽的侧壁和底面通过热氧化形成氧化硅层；通过干法刻蚀去除所述外延层上表面及所述外延沟槽底面的氧化硅层，以形成所述隔离层。进一步地，所述第三外延区的上表面与所述外延层上表面大致持平。进一步地，在所述外延层上表面形成源区具体包括：在所述外延层上表面注入离子形成所述源区。进一步地，在所述外延层上表面形成栅极氧化硅层和高阻多晶硅层具体包括：在所述外延层的上表面形成栅极氧化硅层，所述栅极氧化硅层的一端延伸至所述源区，另一端与所述隔离层靠近所述源区的一端连接；在所述外延沟槽上表面以及所述栅极氧化硅层上表面形成所述高阻多晶硅层。本专利技术通过上述技术方案，将普通VDMOS的栅极和漏极之间通过新设计的高阻多晶硅层、第二导电类型的第一外延区与第一导电类型的第二外延区形成的PN结二极管结构、第一导电类型的第三外延区连接，在漏极电压超过启动电压后，漏电增大，当漏电在高阻外延，高阻多晶硅和PN结二极管上形成的压降超过VDMOS启动电压后，VDMOS开启，形成放电通道。由于放电通道并联，寄生电容非常小，适用于高频应用。该结构实现工艺简单，制造成本低，提高了器件性能和可靠性。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1为本专利技术的一个实施例提供的功率器件的制作方法的流程示意图；图2至图7是本专利技术的一个实施例提供的功率器件的制作方法步骤的结构示意图；图8是本专利技术的一个实施例的功率器件结构的等效电路图；附图标记说明：1-衬底；2-外延层；3-外延沟槽；4-隔离层；5-第一外延区；6-第二外延区；7-第三外延区；8-栅极氧化硅层；9-高阻多晶硅层；10-源区；11-介质层；12-第一金属层；13-第二金属层；14-第三金属层；15-氧化硅层；16-第一接触孔；17-第二接触孔；18-源极；19-栅极；20-漏极；21-二极管。具体实施方式以下将参阅附图更详细地描述本专利技术。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构本文档来自技高网...

【技术保护点】
1.一种功率器件，其特征在于，包括：第一导电类型的衬底；形成于所述衬底上表面的第一导电类型的外延层；形成于所述外延层上的外延沟槽，所述外延沟槽贯穿所述外延层且所述外延沟槽底部与所述衬底连接；形成于所述外延沟槽侧壁的隔离层；由下而上依次形成于所述外延沟槽内的第二导电类型的第一外延区、第一导电类型的第二外延区和第一导电类型的第三外延区，所述第三外延区的离子浓度低于所述第二外延区；形成于所述外延层上表面的源区；形成于所述外延层上表面的栅极氧化硅层和高阻多晶硅层，所述高阻多晶硅层与所述第三外延区上表面连接；形成于所述高阻多晶硅层和所述外延层上方的介质层；形成于所述介质层上方的第一金属层及第二金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极，所述第二金属层贯穿所述介质层与所述高阻多晶硅层连接形成栅极；形成于所述衬底下表面的第三金属层，所述第三金属层与所述衬底连接形成漏极。

【技术特征摘要】
1.一种功率器件，其特征在于，包括：第一导电类型的衬底；形成于所述衬底上表面的第一导电类型的外延层；形成于所述外延层上的外延沟槽，所述外延沟槽贯穿所述外延层且所述外延沟槽底部与所述衬底连接；形成于所述外延沟槽侧壁的隔离层；由下而上依次形成于所述外延沟槽内的第二导电类型的第一外延区、第一导电类型的第二外延区和第一导电类型的第三外延区，所述第三外延区的离子浓度低于所述第二外延区；形成于所述外延层上表面的源区；形成于所述外延层上表面的栅极氧化硅层和高阻多晶硅层，所述高阻多晶硅层与所述第三外延区上表面连接；形成于所述高阻多晶硅层和所述外延层上方的介质层；形成于所述介质层上方的第一金属层及第二金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极，所述第二金属层贯穿所述介质层与所述高阻多晶硅层连接形成栅极；形成于所述衬底下表面的第三金属层，所述第三金属层与所述衬底连接形成漏极。2.根据权利要求1所述的功率器件，其特征在于，所述隔离层为形成于所述外延沟槽侧壁的氧化硅层。3.根据权利要求1所述的功率器件，其特征在于，所述第三外延区的上表面与所述外延层上表面大致持平。4.根据权利要求1所述的功率器件，其特征在于，所述栅极氧化硅层的一端延伸至所述源区，另一端与所述隔离层靠近所述源区的一端连接。5.根据权利要求1所述的功率器件，其特征在于，所述高阻多晶硅层位于所述外延沟槽以及所述栅极氧化硅层的上表面。6.一种功率器件的制作方法，其特征在于，包括：提供第一导电类型的衬底；在所述衬底的上表面形成第一导电类型的外延层；在所述外延层上表面形成外延沟槽，所述外延沟槽贯穿所述外延层且所述外...

【专利技术属性】
技术研发人员：李俊，
申请(专利权)人：深圳市诚朗科技有限公司，
类型：发明
国别省市：广东,44