基于分布式内存的片上系统架构技术方案

本实用新型专利技术涉及一种基于分布式内存的片上系统架构，包括：芯片，包括第一运算单元、至少一个第二运算单元、内存控制模块；若干内存，包括系统片外内存和至少一个系统片内内存；通用总线、专用总线；所述第一运算单元通过通用总线连接至所述内存控制模块，所述第二运算单元通过专用总线和/或通用总线连接至所述内存控制模块，通过内存控制模块将部分数据传输存储至系统片内内存，另一部分数据存储至系统片外内存，以提高系统数据传输速度，降低系统功耗。

【技术实现步骤摘要】
基于分布式内存的片上系统架构
本技术涉及计算机领域，尤其涉及一种基于分布式内存的片上系统架构。
技术介绍
系统芯片（System-on-a-chip，SoC）是在单个芯片上集成一个完整的系统，把所有或部分必要的功能集成进单个芯片的半导体技术。完整的系统一般包括中央处理器（CPU）、多个数字和模拟IP核、存储器以及外围部件电路等。遵循摩尔定律，深亚微米级（40/28/22nm）半导体技术制程已日趋成熟，系统芯片本身的时钟越来越快（高达GHz/秒）,片内集成的IP核和CPU个数（多核）越来越多，使得SoC的整体性能越来越多地受限于片外内存的访问速度，即通常所谓的“内存墙”问题。“内存墙”指的是内存性能严重限制CPU性能发挥的现象。这是由于长期以来处理器的计算速度发展得比内存的存取速度快，这种不均衡的发展速度造成了内存瓶颈，制约了日益增长的高性能处理器，难以发挥出应有的功效。在如图1所示的典型SoC系统芯片中，多核CPU（CentralProcessingUnit中央处理器），GPU（GraphicsProcessingUnit,图形处理单元，2D/3D图形引擎），videocodec(高清视频编解码器)，ISP(ImageSignalProcessor,图像数据处理器)等模块都要读写片外内存。而系统带宽要求最高的往往是这些多媒体模块，例如一路高清视频（1920x1080,30fps）所需带宽可高达500M字节每秒。而这些高带宽模块的DDR访问请求和数据都必须经过数据总线仲裁器（arbitor/datafrabric/crossbar等），仲裁胜者才得到机会去访问DDR。这种架构第一受限于DDR数据总线宽度（16或者32bit在手机系统中），为了达到性能要求，DDR总线的频率必须很高（例如高达800MHz），这是引起系统高功耗的一个重要原因。第二由于总线仲裁器的介入，多个模块的地址总线来回切换会降低DDR数据的访问效率。另外总线仲裁的引入本身会带来额外的系统访问延时。本领域技术人员很早就认识到“内存墙”问题，并采取了多种针对性的措施。从最初的单纯依靠提高处理器频率来提升计算性能，到后来的利用多核心并行计算技术来提升计算性能，再到后来通过降低内存等待时间、提升内存带宽的方法。比如：公开号为CN101013407A的中国专利申请中，披露了一种支持多总线多类型存储器的内存仲裁实现系统和方法，通过修改仲裁算法，提高内存数据的访问效率。但上述方法均未能彻底、有效地解决内存瓶颈问题。
技术实现思路
本技术所要解决的技术问题是如何提高内存数据的访问效率，提高数据传输速度，降低系统功耗，提高系统整体性能。为了解决上述技术问题，本技术提供一种基于分布式内存的片上系统架构，包括：芯片，包括第一运算单元、至少一个第二运算单元、内存控制模块；若干内存，包括系统片外内存和至少一个系统片内内存；通用总线、专用总线；所述第一运算单元通过通用总线连接至所述内存控制模块，所述第二运算单元通过专用总线和/或通用总线连接至所述内存控制模块，通过内存控制模块将部分数据传输存储至系统片内内存，另一部分数据存储至系统片外内存，以提高系统数据传输速度，降低系统功耗。可选的，内存控制模块包括第一内存控制模块和至少一个第二内存控制模块，第一内存控制模块配置为通过通用总线连接至系统片外内存，第二内存控制模块配置为通过专用总线连接至相应的系统片内内存。可选的，提供数据仲裁机制，所述数据仲裁机制包括：于所述第二运算单元设置输出仲裁模块，于所述对应于所述第二运算单元的第二内存控制模块设置响应仲裁模块，通过输出仲裁模块和响应仲裁模块的仲裁，配置专用总线优先。可选的，提供数据仲裁机制，所述数据仲裁机制为：于第二运算单元与第二内存控制模块之间的通用总线和专用总线中，配置为切断通用总线，连通专用总线。可选的，所述内存控制模块根据传输数据的带宽、功耗或延迟中的一种或其组合计算一阈值，并将传输数据的带宽、功耗或延迟与所述阈值进行比较，确定将传输数据分配至所述系统片内内存或所述系统片外内存。可选的，所述第二运算单元的带宽需求高于所述第一运算单元的带宽需求。可选的，所述专用总线为超宽总线或超宽总线的分路。可选的，所述内存包括：SDRAM、DDR、DDR2、DDR3、DDR4、LPDDR、LPDDR2、LPDDR3、LPDDR4和RDRAM中的至少一种。可选的，所述第二运算单元包括：图形运算单元、视频解编码器和图像数据处理器中的一种或多种。相对于现有技术，本技术中基于分布式内存的片上系统架构具有以下有益效果：本技术在SoC系统中使用了两种不同类型的内存芯片，常规的系统片外和低功耗超带宽的系统片内内存，将SoC系统中带宽需求大的数据分流到系统片内内存，这样可以提高系统整体性能，降低了系统功耗，同时兼顾了实施的系统成本，对操作系统和上层软件的影响极小。每个需要海量数据带宽的第二运算单元都可以根据不同的应用和需求，直接访问超带宽系统片内内存，不需经过接口转换逻辑和总线仲裁，可以实现超带宽低功耗的数据应用需求和CACHE需求。对带宽需求不高的数据可以访问系统片外内存，数据访问和传统方式相同。附图说明图1为系统级芯片架构的一现有技术的结构示意图；图2为本技术一实施例中片上系统架构的结构示意图；图3为本技术另一实施例中片上系统架构的结构示意图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施的限制。其次，本技术利用示意图进行详细描述，在详述本技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本技术保护的范围。为使本技术的上述目的、特征和优点能够更为明显易懂，以下结合附图对本技术的基于分布式内存的片上系统架构进行详细描述。参考图2所示，本技术基于分布式内存的片上系统架构包括：芯片11、若干内存12、通用总线13、专用总线14。其中，芯片11包括第一运算单元111、至少一个第二运算单元112、内存控制模块15，所述第一运算单元111为中央处理器CPU。所述第二运算单元112包括：图形运算单元、视频解编码器和图像数据处理器中的一种或多种。例如，所述第二运算单元112a为图形处理单元GPU，所述第二运算单元112b为视频编解码器VideoCodec、所述第二运算单元112c为图像数据处理器ISP。若干内存12包括系统片外内存121和至少一个系统片内内存122。所述内存12包括：SDRAM、DDR、DDR2、DDR3、DDR4、LPDDR、LPDDR2、LPDDR3、LPDDR4和RDRAM中的至少一种。所述第一运算单元111通过通用总线13连接至所述内存控制模块15，所述第二运算单元112通过专用总线14和/或通用总线13连接至所述内存控制模块15，通过内存控制模块15将部分数据传输存储至系统片内内存121，将另一部分数据存储至系统片外内存122，以提高系统数据传输速度，降低系统功耗。所述专用总线为超宽总线或超宽总线的分路。随着超宽DDR数据总线的出现，本本文档来自技高网...

【技术保护点】
1.一种基于分布式内存的片上系统架构，其特征在于，包括：芯片，包括第一运算单元、至少一个第二运算单元、内存控制模块；若干内存，包括系统片外内存和至少一个系统片内内存；通用总线、专用总线；所述第一运算单元通过通用总线连接至所述内存控制模块，所述第二运算单元通过专用总线和/或通用总线连接至所述内存控制模块，通过内存控制模块将部分数据传输存储至系统片内内存，另一部分数据存储至系统片外内存，以提高系统数据传输速度，降低系统功耗。

【技术特征摘要】
1.一种基于分布式内存的片上系统架构，其特征在于，包括：芯片，包括第一运算单元、至少一个第二运算单元、内存控制模块；若干内存，包括系统片外内存和至少一个系统片内内存；通用总线、专用总线；所述第一运算单元通过通用总线连接至所述内存控制模块，所述第二运算单元通过专用总线和/或通用总线连接至所述内存控制模块，通过内存控制模块将部分数据传输存储至系统片内内存，另一部分数据存储至系统片外内存，以提高系统数据传输速度，降低系统功耗。2.根据权利要求1所述的基于分布式内存的片上系统架构，其特征在于，内存控制模块包括第一内存控制模块和至少一个第二内存控制模块，第一内存控制模块配置为通过通用总线连接至系统片外内存，第二内存控制模块配置为通过专用总线连接至相应的系统片内内存。3.根据权利要求2所述的基于分布式内存的片上系统架构，其特征在于，提供数据仲裁机制，所述数据仲裁机制包括：于所述第二运算单元设置输出仲裁模块，于所述对应于所述第二运算单元的第二内存控制模块设置响应仲裁模块，通过输出仲裁模块和响应仲裁模块的仲裁，配置专用总线优先。4.根据权利要求2所述的基于分布式内存的片上系统架...

【专利技术属性】
技术研发人员：赵立新，俞大立，
申请(专利权)人：格科微电子上海有限公司，
类型：新型
国别省市：上海,31