一种用于安全芯片的防篡改屏蔽层制造技术

本发明专利技术公开了一种用于安全芯片的防篡改屏蔽层，所述防篡改屏蔽层内包含防篡改线和功能线，防篡改线与功能线相互混合。本发明专利技术通过将安全芯片中关键模块的信号线作为功能线与防篡改线相互混合，所述防篡改线与功能线通过分时复用的方式共用防篡改屏蔽层的走线结构，使防篡改设计不仅包含单纯的防篡改功能，同时还具有其他逻辑功能。该方法使得攻击者难于单独移除防篡改屏蔽层，防止芯片内部敏感数据因防篡改屏蔽层被移除及防篡改功能被除能而导致的关键信息的泄露，提升了芯片的安全性能。

【技术实现步骤摘要】
一种用于安全芯片的防篡改屏蔽层
本专利技术涉及芯片安全技术，特别涉及一种可防止攻击者通过FIB等手段恶意探测，修改安全芯片内部的电路结构。
技术介绍
安全芯片通常存储了客户的机密信息，比如银行卡密码，指纹信息，数字电视付费信息等等，因此这类芯片的安全性就显得非常重要。为了确保这类芯片的安全，通常在逻辑上安全芯片使用DES、AES、RSA等加密算法进行加密和解密，如图4所示；而在物理设计层次上，普遍采用复杂的金属走线覆盖芯片表层的方式，构成防篡改屏蔽层，通过模拟或者数字的方式来检测这防篡改屏蔽层中的金属走线，并最终输出一位或者多位状态位来判断是否芯片被篡改。攻击者若想探测关键的信号，必须绕过或者割断这些位于芯片顶层的防篡改屏蔽层走线，而这些走线结构通常比较复杂，并且金属走线之间的间距都非常小。这种防篡改屏蔽层结构在一定程度给攻击者造成了一些困难，在过去相当长的一段时间内，是比较有效的一种保护方法。然而随着芯片探测以及反向逻辑提取技术的迅速发展，即使是非常复杂的金属物理走线，EDA工具都能准确，快速，批量处理和整理出其逻辑关系，借助这些手段，上述过于依赖防篡改屏蔽层走线的复杂度的保护方式，可以跳过复杂的物理走线结构，直接分析其逻辑关系，找到这些关键的标志位不再是一个很困难的事情。一旦攻击者分析出防篡改逻辑或者其最终的关键标志位，可单独将防篡改屏蔽层走线全部移除，然后将其标志位强制除能，防篡改电路将不在起任何保护作用。现有技术中也有采用防篡改逻辑进行保护，这在一定程度上增加了攻击者解析的难度，但是一旦防篡改逻辑被成功分析后，依然可以对防篡改屏蔽层进行强制移除和将防篡改功能除能，导致安全芯片失去保护。因此，如何提供一种安全性能较强的防攻击的防篡改屏蔽层是业界亟待解决的技术问题。
技术实现思路
本专利技术为了解决上述现有技术的问题，提出一种用于安全芯片的防篡改屏蔽层，所述防篡改屏蔽层内包含防篡改线和功能线，防篡改线与功能线相互混合。本专利技术通过将防篡改线和功能线（非防篡改功能）混合，增加了攻击者解除防篡改功能的难度，解决了目前防篡改技术安全性能下降的问题。在本技术方案的第一实施例中，所述防篡改线与功能线通过分时复用的方式共用防篡改屏蔽层的走线结构。在某一时刻，共用的走线结构既可为防篡改逻辑，也可为其他功能逻辑。若攻击者强行移除或者断开这些防屏蔽屏蔽结构，将同时导致芯片的逻辑功能不正确，一些敏感功能将被拒绝执行，从而达到保护芯片内部敏感信息的目的。在本技术方案的第二实施例中，所述防篡改线与功能线为分别独立的物理走线，防篡改线与功能线采用相同的走线结构进行混合。使用同样的结构，使攻击者较难区分哪些是防篡改线，哪些是其他功能线；即使分析出来，移走这些物理走线也会十分有难度，非常容易影响其他功能线。而一旦移动或者破坏了这些功能线，将导致芯片逻辑功能不正确，同样会使得敏感电路不工作。在本技术方案的第三实施例中，所述防篡改屏蔽层包含3条及以上的相互独立的物理走线，且其中两条物理走线的结构相同，分别对应防篡改线和功能线，通过分数复用的方式形成混合走线后，与其他物理走线混合，将第一、第二实施例的两种方式结合起来，使安全性能更高。当所述防篡改屏蔽层包含2条及以上相互独立的物理走线时，各物理走线在一个平面内的正投影呈方波形，且各物理走线上下相互交叉形成多层结构。所述功能线为安全芯片的信号线。所述信号线的信号为安全芯片的复位信号、使能信号、模式选择信号当中的一种。本专利技术将防篡改线和功能线（非防篡改功能）混合实现后，使得防篡改线和功能线（非防篡改功能）互相监视，互相保护。防篡改线不仅保护了芯片，而且被功能线（非防篡改功能）保护，即使防篡改电路逻辑或者标志位被成功分析出，攻击者也不能轻易移除或者断开这些屏蔽层中的走线，不仅提升了防篡改本身的安全性，也提升了芯片整体的安全性能。附图说明图1是本专利技术第一实施例的结构示意图；图2是本专利技术第二实施例的结构示意图；图3是本专利技术第三实施例的结构示意图；图4是现有技术DES加密逻辑的部分流程图；图5是现有技术防篡改电路流程图；图6是本专利技术的具体应用原理图。具体实施方式以下结合附图和实施例，详细说明本专利技术的工作过程。本专利技术提出的用于安全芯片的防篡改屏蔽层，在防篡改屏蔽层内除了防篡改线，还设置了功能线，并且防篡改线与功能线相互混合。本专利技术挑选安全芯片的一些关键信号线作为功能线，一旦防篡改屏蔽层被移除，安全芯片的这些功能将遭到破坏，导致芯片内部敏感功能无法执行，从而阻止攻击者企图在这些功能执行过程中窃取芯片内部敏感数据或捕获敏感信息。本专利技术优选安全芯片的一些敏感电路或关键电路的复位信号、使能信号、模式选择信号等关键信号作为功能线，且不宜选择传递敏感数据的信号线作为功能线，本专利技术选择至少一条安全芯片的这种功能线和防篡改线混合走线，一旦功能线在攻击者移除防篡改线的操作中被篡改后，将直接导致敏感电路不工作，避免敏感数据被泄露。如图1所示，在本专利技术的第一实施例中，防篡改屏蔽层中的功能线103与防篡改线102在逻辑上进行相互混合，它们采用分时复用的方式共用防篡改屏蔽层的走线结构，即防篡改逻辑的防篡改线102和功能线103（非防篡改功能）在防篡改屏蔽层的前端通过一个复用逻辑模块104之后，形成混合后的物理走线106输出给防篡改屏蔽层101。混合后物理走线106在防篡改屏蔽层的末端经过一个解复用逻辑模块105后，分配给防篡改逻辑102或功能线（非防篡改功能）103。当防篡改屏蔽层101中的走线被篡改或者移除后，防篡改线102和功能线（非防篡改功能）103都将被破坏。如图2所示，在本专利技术的第二实施例中，防篡改线202和功能线（非防篡改功能）203为分别独立的物理走线，它们使用同样的物理走线结构203，这种结构起到了一种物理混合的作用，攻击者难于移除所有的防篡改线202而不破坏功能线（非防篡改功能）203。一旦在移除防篡改线202的过程中，破坏了功能线（非防篡改功能）203，芯片将无法启动敏感电路工作，从而达到保护芯片敏感数据的目的。如图3所示，在本专利技术的第三实施例中，结合了第一、第二实施例中的物理混合和逻辑混合两种方式，防篡改屏蔽层301包含3条及以上的相互独立的物理走线，且其中两条物理走线的结构相同，分别对应防篡改线和功能线，通过分数复用的方式形成混合走线302后，与其他物理走线303混合。即在防篡改屏蔽层301中，同时存在使用逻辑混合方式产生的混合物理走线302和使用物理混合方式产生的走线303。在某一时刻，防篡改屏蔽层中的某一条走线可能是防篡改线，也可能是功能线（非防篡改功能），也可能一直是功能线（非防篡改功能）。经过这样的处理，即使攻击者分析出防篡改的逻辑，也不能轻易全部移除防篡改屏蔽层的走线。在上述实施例中，防篡改屏蔽层包含2条及以上相互独立的物理走线时，各物理走线的形状可以类似多个几字形，即在一个平面内的正投影呈方波形，且各物理走线上下相互交叉形成多层结构。功能线和防篡改线混合走线，两者相互保护，使得攻击者难于单独破坏全部的防篡改线而不破坏功能线，从而达到提升芯片安全防护能力的效果。需要值得注意的是，对于防篡改屏蔽结构中的走线形状，为了增加攻击者分析逻辑的难度，实际的走线方式应该非常复杂，可以选择多层金属走线，本文档来自技高网...

【技术保护点】
1.一种用于安全芯片的防篡改屏蔽层，其特征在于，所述防篡改屏蔽层内包含防篡改线和用于提供信号使安全芯片逻辑功能正常工作的功能线，防篡改线与功能线相互混合。所述防篡改线与功能线通过分时复用的方式共用防篡改屏蔽层的走线结构。

【技术特征摘要】
1.一种用于安全芯片的防篡改屏蔽层，其特征在于，所述防篡改屏蔽层内包含防篡改线和用于提供信号使安全芯片逻辑功能正常工作的功能线，防篡改线与功能线相互混合。所述防篡改线与功能线通过分时复用的方式共用防篡改屏蔽...

【专利技术属性】
技术研发人员：王良清，陈杰，
申请(专利权)人：深圳国微技术有限公司，
类型：发明
国别省市：广东,44