微处理器及在微处理器的处理核间同步的方法技术

本发明专利技术提供一种微处理器及在微处理器的处理核间同步的方法。上述一微处理器包括多个处理核，其每一处理核包括一各自中断请求输入以及一控制单元，其被配置为由上述多个处理核的每一处理核接收一各自同步请求。上述控制单元被配置为在上述各自中断请求输入中产生一中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求的响应。本发明专利技术具有更少的功率消耗。

【技术实现步骤摘要】
微处理器及在微处理器的处理核间同步的方法本申请是申请日为2014年8月28日、申请号为201410431456.3、专利技术名称为“微处理器及在微处理器的处理核间同步的方法”的申请的分案申请。
本专利技术有关于一微处理器，且特别有关于单一核唤醒多核同步机制。
技术介绍
多核微处理器的增加，主要是因为其提供了在性能上的优势。可能主要是由于半导体装置几何维度大小迅速的减少，从而增加了晶体管密度。在一微处理器中多核的存在已产生与一核与其它核通信的需求，以完成各种功能，例如电源管理、高速缓冲存储器管理、除错及与更多核相关的配置。传统上，运行在多核处理器上架构的程序(例如，操作系统或应用程序)已使用位于由所有核架构上可寻址的一系统存储器中的信号量进行通信。这可能足够用于许多目的，但可能无法提供其它所需的速度、准确度及/或系统层级透明度。
技术实现思路
本专利技术提供一种微处理器。上述一微处理器包括多个处理核，其每一处理核包括一各自中断请求输入以及一控制单元，其被配置为由上述多个处理核的每一处理核接收一各自同步请求。上述控制单元被配置为在上述各自中断请求输入中产生一中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求的响应。本专利技术提供一种在核间同步操作的方法，用于一微处理器中，其中上述微处理器具有一控制单元及多个处理核，其每一处理核包括一各自同步请求。上述方法包括：由上述控制单元侦测上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求；以及由上述控制单元产生一中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求的响应。本专利技术提供一种在用于一计算机装置中至少一非暂态计算机可用介质所编码的计算机程序产品，上述计算机程序产品包括指示一微处理器的计算机可用程序码。上述计算机可用程序码包括指示多个处理核的第一程序码，其每一处理核包括一各自中断请求输入。上述计算机可用程序码也包括指示一控制单元的第二程序码，被配置为由上述多个处理核的每一处理核接收一各自同步请求。上述控制单元被配置为在上述各自中断请求输入中产生一中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求的响应。本专利技术具有更少的功率消耗。附图说明图1是显示一多核微处理器的方块图。图2是显示一控制字、一状态字及一配置字的方块图。图3是显示一控制单元操作的流程图。图4是显示另一实施例的微处理器的一方块图。图5是显示一微处理器操作以转储调试信息的流程图。图6是显示一根据图5流程图中微处理器的操作示例时序图。图7A～7B是显示一微处理器执行跨核高速缓冲控制操作的流程图。图8是显示根据图7A～7B流程图的微处理器操作例子的时序图。图9是显示微处理器进入一低功率封装C-状态的操作流程图。图10是显示根据图9流程图一微处理器操作例子的时序图。图11是根据本专利技术另一实施例的微处理器进入一低功率封装C-状态的操作流程图。图12是显示根据图11流程图的微处理器操作一例子的时序图。图13是显示根据图11流程图的微处理器操作另一例子的时序图。图14是显示微处理器的动态重新配置的流程图。图15是显示根据另一实施例中微处理器动态重新配置的流程图。图16是显示根据图15流程图的微处理器操作一例子的时序图。图17是显示在图1中硬件信号量118的一方块图。图18是显示当一核102读取硬件信号量118的操作流程图。图19是显示当一核写入硬件信号量的操作流程图。图20是显示当微处理器使用硬件信号量以执行需一资源独占所有权的操作流程图。图21是显示根据图3流程图的核发出非睡眠同步请求操作一例子的时序图。图22是显示配置微处理器的一程序流程图。图23是显示根据另一实施例中配置微处理器的一程序流程图。图24是显示根据另一实施例的一多核微处理器的方块图。图25是显示一微码修补架构的方块图。图26A～26B是显示图24中该微处理器以传播图25的一微码修补至该微处理器的多核的一操作流程图。图27是显示根据图26A～26B流程图的一微处理器操作的一例子的时序图。图28是显示根据另一实施例的一多核微处理器的方块图。图29A～29B是显示根据另一实施例的图28中该微处理器用以传播一微码修补至该微处理器的多个核的一操作流程图。图30是显示图24的微处理器用以修补一服务处理器程序码的流程图。图31是显示根据另一实施例的一多核微处理器的方块图。图32是显示图31中该微处理器用以传播一MTRR更新至该微处理器的多个核的一操作流程图。其中，附图中符号的简单说明如下：100：多核微处理器；102A、102B、102N：核A、核B、核N；103：非核；104：控制单元；106：状态暂存器；108A、108B、108C、108D、108N：同步暂存器；108E、108F、108G、108H：影子同步暂存器；114：熔断器；116：专用随机存取存储器；118：硬件信号量；119：共享高速缓冲存储器；122A、122B、122N：时脉信号；124A、124B、124N：中断信号；126A、126B、126N：数据信号；128A、128B、128N：电能控制信号；202：控制字；204：唤醒事件；206：同步控制；208：电源闸；212：睡眠；214：选择性唤醒；222：S；224：C；226：同步状态或C-状态；228：核集合；232：强迫同步；234：选择性同步中止；236：停用核；242：状态字；244：唤醒事件；246：最低常用C-状态；248：错误码；252：配置字；254-0～254-7：致能；256：本地核数量；258：晶体数量；302、304、305、306、312、314、316、318、322、326、328、332、334、336：步骤；402A、402B：晶体间总线单元A、晶体间总线单元B；404：晶体间总线；406A、406B：晶体A、晶体B；502、504、505、508、514、516、518、524、526、528、532：步骤；702、704、706、708、714、716、717、718、724、726、727、728、744、746、747、748、749、752：步骤；902、904、906、907、908、909、914、916、919、921、924：步骤；1102、1104、1106、1108、1109、1121、1124、1132、1134、1136、1137：步骤；1402、1404、1406、1408、1412、1414、1416、1417、1418、1422、1424、1426：步骤；1502、1504、1506、1508、1517、1518、1522、1524、1526、1532：步骤；1702：拥有位；1704：所有者位；1706：状态机1802、1804、1806、1808：步骤；1902、1904、1906、1908、1912、1914、1916、1918：步骤；2002、2004、2006、2008：步骤；2202、2203、2204、2205、2206、2208、2212、2214、2216、2218、2222本文档来自技高网...

【技术保护点】
1.一种微处理器，其特征在于，包括：多个处理核，每一处理核包括各自中断请求输入；以及控制单元，被配置为从上述多个处理核的每一处理核接收各自同步请求，其中，上述控制单元被配置为针对上述各自中断请求输入产生中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到来自所有上述多个处理核的上述各自同步请求的响应，以及上述各自同步请求的每一同步请求包括由上述处理核所写入的值，当上述控制单元侦测到上述多个处理核其中之一写入不同于先前由上述多个处理核中其它处理核所写入的值的值时，上述控制单元被配置为指示停顿情况。

【技术特征摘要】
2013.08.28 US 61/871,206;2013.12.16 US 61/916,338;1.一种微处理器，其特征在于，包括：多个处理核，每一处理核包括各自中断请求输入；以及控制单元，被配置为从上述多个处理核的每一处理核接收各自同步请求，其中，上述控制单元被配置为针对上述各自中断请求输入产生中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到来自所有上述多个处理核的上述各自同步请求的响应，以及上述各自同步请求的每一同步请求包括由上述处理核所写入的值，当上述控制单元侦测到上述多个处理核其中之一写入不同于先前由上述多个处理核中其它处理核所写入的值的值时，上述控制单元被配置为指示停顿情况。2.一种微处理器，其特征在于，包括：多个处理核，每一处理核包括各自中断请求输入；控制单元，被配置为从上述多个处理核的每一处理核接收各自同步请求；以及针对上述多个处理核的每一处理核表示该处理核被启用或停用的指示，其中，上述控制单元被配置为针对上述各自中断请求输入产生中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到来自上述多个处理核中所有被启用的处理核的上述各自同步请求的响应。3.一种微处理器，其特征在于，包括：多个处理核，每一处理核包括各自中断请求输入；以及控制单元，被配置为从上述多个处理核的每一处理核接收各自同步请求，其中，上述控制单元被配置为决定由上述多个处理核的每一处理核所写入的值指定上述多个处理核的子集合，其中上述子集合小于由所有上述多个处理核组成的集合，以及上述控制单元被配置为针对上述各自中断请求输入产生中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到来自上述多个处理核的上述子集合的上述各自同步请求的响应。4.一种在核间同步操作的方法，其特征在于，用于微处...

【专利技术属性】
技术研发人员：G·葛兰·亨利，泰瑞·派克斯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：中国台湾,71