一种计算机系统及数据读写方法技术方案

技术编号:19690827 阅读:25 留言:0更新日期:2018-12-08 10:55
本发明专利技术公开了一种计算机系统及数据读写方法,包括数据存储装置和数据读写装置,数据存储装置连接数据读写装置,数据存储装置内设有FPGA处理器、内存储器、外存储器和加密单元,FPGA处理器分别连接内存储器、外存储器,内存储器、外存储器分别连接加密单元,FPGA处理器还通过高速外围组件互联PCIE总线相连接,数据读写装置包括处理单元、计算单元、验证单元、获取单元和解密单元,处理单元分别连接计算单元、验证单元、获取单元和解密单元,本发明专利技术结构原理简单,能够实现对计算机系统存储数据的读写操作,提高了系统运行效率,而且能够对存储的数据进行加解密处理,确保了数据安全性。

【技术实现步骤摘要】
一种计算机系统及数据读写方法
本专利技术涉及计算机
,具体为一种计算机系统及数据读写方法。
技术介绍
在当前的计算机系统中,通常有两种存储方式,即外部存储器(外存)和内部存储器(内存)。外存是指除计算机内存及CPU缓存以外的存储器,特点在于断电后仍然能够保存数据。计算机系统中常见的外存有软盘存储器、硬盘存储器、光盘存储器等,目前的微机系统中比较常用的就是硬盘。而内存是指用于暂时存放CPU中的运算数据,以及与硬盘等外部存储器交换的数据的存储器,只要计算机在运行中,CPU就会把需要运算的数据调到内存中进行运算,当运算完成后CPU再将结果传送出来。内存的暂存性也决定其是掉电易失的,传统的计算机系统中的内存是由内存芯片、电路板、金手指等部分组成的。目前的计算机系统存储器中数据读写方法在读写过程中容易被非法复制,导致用户数据泄露,安全性差。
技术实现思路
本专利技术的目的在于提供一种计算机系统及数据读写方法,以解决上述
技术介绍
中提出的问题。为实现上述目的,本专利技术提供如下技术方案:一种计算机系统,包括数据存储装置和数据读写装置,所述数据存储装置连接数据读写装置,所述数据存储装置内设有FPGA处理器、内存储器、外存储器和加密单元,所述FPGA处理器分别连接内存储器、外存储器,内存储器、外存储器分别连接加密单元,所述FPGA处理器还通过高速外围组件互联PCIE总线连接存储服务器,所述数据读写装置包括处理单元、计算单元、验证单元、获取单元和解密单元,所述处理单元分别连接计算单元、验证单元、获取单元和解密单元。优选的,所述加密单元包括两个缓存器、一个双路选择器和一个SM4加密部分;两个缓存器分为缓存0和缓存1;经压缩之后的第一组数据被存储在缓存0中,此时双路选择器选中缓存0,将其中的数据输出到SM4加密部分,对其进行加密;在SM4加密部分对数据进行加密时,发送端的预处理单元压缩输出的数据被存储到缓存1中,当SM4对缓存0中的数据加密完成后,双路选择器选中缓存1中的数据输出到SM4加密部分对其进行加密,此时缓存0设置为再次被用来存储经过压缩预处理的数据;通过缓存0和缓存1的轮换,使SM4加密部分不停顿,预处理和加密能够协调工作;所述双路选择器用于交替选择缓存0和缓存1中的数据,以此输出到后面的SM4加密部分;所述SM4加密部分用于对双路选择器给出的数据进行加密。优选的,所述存储服务器包括DMA控制单元,所述FPGA处理器包括DMA解析单元、命令处理单元和数据处理单元,所述命令处理单元分别与DMA解析单元、数据处理单元连接。优选的,数据读写方法包括以下步骤:A、获取数据读写指令,数据读写指令中包括鉴权信息;B、根据获取到的所述鉴权信息,验证所述数据读写指令的合法性;C、若确定数据读写指令是合法的,则通过计算单元计算得到数据密钥;D、根据得到的所述数据密钥,对加密后的外存数据、内存数据进行读写操作。与现有技术相比,本专利技术的有益效果是:(1)本专利技术结构原理简单,能够实现对计算机系统存储数据的读写操作,提高了系统运行效率,而且能够对存储的数据进行加解密处理,确保了数据安全性。(2)本专利技术采用的加密单元能够在数据加密和解密前对数据进行预处理,从而减少加密和解密需要处理的数据量,能够确保数据的安全性。(3)本专利技术采用的数据读写方法可以对读写的数据进行有效的保护,避免了存储器中存储的数据被非法用户复制、修改从而造成不必要损失的缺陷。附图说明图1为本专利技术系统原理图;图2为本专利技术加密单元示意图;图3为本专利技术数据读写流程图。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。请参阅图1-2,本专利技术提供一种技术方案:一种计算机系统,包括数据存储装置1和数据读写装置2,所述数据存储装置1连接数据读写装置2,所述数据存储装置1内设有FPGA处理器3、内存储器4、外存储器5和加密单元6,所述FPGA处理器3分别连接内存储器4、外存储器5,内存储器4、外存储器5分别连接加密单元6,所述FPGA处理器3还通过高速外围组件互联PCIE总线连接存储服务器7,所述数据读写装置2包括处理单元8、计算单元9、验证单元10、获取单元11和解密单元12,所述处理单元8分别连接计算单元9、验证单元10、获取单元11和解密单元12。本专利技术中,加密单元6包括两个缓存器、一个双路选择器13和一个SM4加密部分14;两个缓存器分为缓存015和缓存116;经压缩之后的第一组数据被存储在缓存0中,此时双路选择器选中缓存0,将其中的数据输出到SM4加密部分14,对其进行加密;在SM4加密部分对数据进行加密时,发送端的预处理单元压缩输出的数据被存储到缓存1中,当SM4对缓存0中的数据加密完成后,双路选择器选中缓存1中的数据输出到SM4加密部分对其进行加密,此时缓存0设置为再次被用来存储经过压缩预处理的数据;通过缓存0和缓存1的轮换,使SM4加密部分不停顿,预处理和加密能够协调工作;所述双路选择器用于交替选择缓存0和缓存1中的数据,以此输出到后面的SM4加密部分;所述SM4加密部分用于对双路选择器给出的数据进行加密。SM4加密部分用于对双路选择器给出的数据进行加密;128位密钥经过密钥扩展,以供基本轮函数使用;双路选择器给出的128位明文经过基本轮函数的迭代处理形成128位的密文;整个过程由迭代控制单元进行控制,本专利技术采用的加密单元能够在数据加密和解密前对数据进行预处理,从而减少加密和解密需要处理的数据量,能够确保数据的安全性。本专利技术中,存储服务器7包括DMA控制单元17,所述FPGA处理器3包括DMA解析单元18、命令处理单元19和数据处理单元20,所述命令处理单元19分别与DMA解析单元18、数据处理单元20连接。FPGA处理器具体用于接收存储服务器发送的初始请求,并通过DMA解析单元对初始请求进行解析,得到读写操作请求;命令处理单元根据读写操作请求构建读写命令。本专利技术中,数据读写方法包括以下步骤:A、获取数据读写指令,数据读写指令中包括鉴权信息;B、根据获取到的所述鉴权信息,验证所述数据读写指令的合法性;C、若确定数据读写指令是合法的,则通过计算单元计算得到数据密钥;D、根据得到的所述数据密钥,对加密后的外存数据、内存数据进行读写操作。本专利技术采用的数据读写方法可以对读写的数据进行有效的保护,避免了存储器中存储的数据被非法用户复制、修改从而造成不必要损失的缺陷。综上所述,本专利技术结构原理简单,能够实现对计算机系统存储数据的读写操作,提高了系统运行效率,而且能够对存储的数据进行加解密处理,确保了数据安全性。尽管已经示出和描述了本专利技术的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本专利技术的范围由所附权利要求及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种计算机系统,包括数据存储装置(1)和数据读写装置(2),其特征在于:所述数据存储装置(1)连接数据读写装置(2),所述数据存储装置(1)内设有FPGA处理器(3)、内存储器(4)、外存储器(5)和加密单元(6),所述FPGA处理器(3)分别连接内存储器(4)、外存储器(5),内存储器(4)、外存储器(5)分别连接加密单元(6),所述FPGA处理器(3)还通过高速外围组件互联PCIE总线连接存储服务器(7),所述数据读写装置(2)包括处理单元(8)、计算单元(9)、验证单元(10)、获取单元(11)和解密单元(12),所述处理单元(8)分别连接计算单元(9)、验证单元(10)、获取单元(11)和解密单元(12)。

【技术特征摘要】
1.一种计算机系统,包括数据存储装置(1)和数据读写装置(2),其特征在于:所述数据存储装置(1)连接数据读写装置(2),所述数据存储装置(1)内设有FPGA处理器(3)、内存储器(4)、外存储器(5)和加密单元(6),所述FPGA处理器(3)分别连接内存储器(4)、外存储器(5),内存储器(4)、外存储器(5)分别连接加密单元(6),所述FPGA处理器(3)还通过高速外围组件互联PCIE总线连接存储服务器(7),所述数据读写装置(2)包括处理单元(8)、计算单元(9)、验证单元(10)、获取单元(11)和解密单元(12),所述处理单元(8)分别连接计算单元(9)、验证单元(10)、获取单元(11)和解密单元(12)。2.根据权利要求1所述的一种计算机系统,其特征在于:所述加密单元(6)包括两个缓存器、一个双路选择器(13)和一个SM4加密部分(14);两个缓存器分为缓存0(15)和缓存1(16);经压缩之后的第一组数据被存储在缓存0中,此时双路选择器选中缓存0,将其中的数据输出到SM4加密部分(14),对其进行加密;在SM4加密部分对数据进行加密时,发送端的预处理单元压缩输出的...

【专利技术属性】
技术研发人员:王红林
申请(专利权)人:江苏慧学堂系统工程有限公司
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1