电容及其制造方法技术

本发明专利技术公开了一种电容，包括：第一导电类型的半导体衬底；沟槽，形成于半导体衬底中；半导体柱，由填充于沟槽中的第二导电类型的半导体材料组成；半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，纵向PN结作为电容的组成部分，纵向PN结作为电容的电容密度调节结构且是利用纵向PN结所具有的横向尺寸无关的特性来调节电容的电容密度。本发明专利技术还公开了一种电容的制造方法。本发明专利技术能提高电容密度，为集成电路提供高密度电容。

Capacitance and Its Manufacturing Method

The invention discloses a capacitor, which comprises: a first conductive type semiconductor substrate; a groove formed in a semiconductor substrate; a semiconductor column composed of a second conductive type semiconductor material filled in a groove; and a semiconductor column contacting the semiconductor substrate at the side of the groove and along the groove. Longitudinal PN junction is formed on the side. Longitudinal PN junction is the component of capacitance. Longitudinal PN junction is the capacitance density regulating structure of capacitance. It uses the transverse dimension-independent characteristics of longitudinal PN junction to regulate capacitance density. The invention also discloses a method for manufacturing capacitors. The invention can improve capacitance density and provide high-density capacitance for integrated circuits.

【技术实现步骤摘要】
电容及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种电容。本专利技术还涉及一种电容的制造方法。
技术介绍
高密度电容器越来越多地应用到集成电路中，现有采用的集成电路中的电容包括金属氧化物硅衬底(MOS)电容、金属绝缘体金属(MIM)电容和平面PN结电容等，这些电容都是平面型电容，其电容密度很难超过2fF/μm2。
技术实现思路
本专利技术所要解决的技术问题是提供一种电容，能提高电容密度，为集成电路提供高密度电容。为解决上述技术问题，本专利技术提供的电容包括：第一导电类型的半导体衬底。沟槽，形成于所述半导体衬底中。半导体柱，由填充于所述沟槽中的第二导电类型的半导体材料组成。所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，所述纵向PN结作为所述电容的电容密度调节结构且是利用所述纵向PN结所具有的横向尺寸无关的特性来调节所述电容的电容密度。进一步的改进是，所述半导体柱在所述沟槽的底面处和所述半导体衬底相接触并形成位于所述沟槽的底面形成横向PN结，所述横向PN结作为电容的组成部分。进一步的改进是，在所述半导体衬底表面形成有由正面金属层组成的所述电容的第一电极，在所述半导体柱的表面形成有由正面金属层组成的所述电容的第二电极。进一步的改进是，所述半导体衬底为硅衬底，组成所述半导体柱的半导体材料为硅。进一步的改进是，所述半导体柱由半导体材料的外延层组成。进一步的改进是，所述电容的电容密度调节结构的参数包括所述沟槽的深宽比，所述沟槽的深宽比越大所述电容的电容密度越大。进一步的改进是，所述电容的电容密度调节结构的参数包括所述纵向PN结两侧的所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度，所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度越大，所述电容的电容密度越大。进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。为解决上述技术问题，本专利技术提供的电容的制造方法包括如下步骤：步骤一、提供第一导电类型的半导体衬底。步骤二、在所述半导体衬底中形成沟槽。步骤三、在所述沟槽中填充第二导电类型的半导体材料组成半导体柱；所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，所述纵向PN结作为所述电容的电容密度调节结构且是利用所述纵向PN结所具有的横向尺寸无关的特性来调节所述电容的电容密度。进一步的改进是，所述半导体柱在所述沟槽的底面处和所述半导体衬底相接触并形成位于所述沟槽的底面形成横向PN结，所述横向PN结作为电容的组成部分。进一步的改进是，还包括步骤：形成正面金属层，对所述正面金属层进行光刻刻蚀形成所述电容的第一电极和第二电极，所述第一电极位于所述半导体衬底表面，所述第二电极位于所述半导体柱的表面。进一步的改进是，步骤二中采用光刻定义加干法刻蚀的工艺形成所述沟槽。步骤三中，采用外延工艺在所述沟槽中填充半导体材料并组成所述半导体柱。进一步的改进是，所述半导体柱的第二导电类型掺杂采用在位掺杂形成。进一步的改进是，所述电容的电容密度调节结构的参数包括所述沟槽的深宽比，所述沟槽的深宽比越大所述电容的电容密度越大。进一步的改进是，所述电容的电容密度调节结构的参数包括所述纵向PN结两侧的所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度，所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度越大，所述电容的电容密度越大。本专利技术技术方案是根据本专利技术所要解决的技术问题进行设计的，由于在现有集成电路中所采用的电容都为平面电容，这种平面电容使得电容的密度很难超过2fF/μm2，本专利技术技术方案正是为了突破现有的电容密度极限而设计的。本专利技术技术方案的主要特别之处是，电容不再单纯的采用平面型电容，而是采用了纵向PN结作为电容的主体结构，使电容作为一个3D结构，现说明如下：本专利技术的电容主要是由半导体衬底和形成于沟槽中的半导体柱组成，且电容的主体部分为由半导体柱和半导体衬底在沟槽的侧面处形成的纵向PN结组成，一个沟槽至少能设置两个比较大的侧面，还可以设置4个甚至更多的侧面，整个电容呈立体的3D结构，作为关键的是，本专利技术的电容在横向尺寸确定的调节下，电容的大小能通过和横向尺寸无关的纵向PN结调节，例如通过调节纵向PN结的深度能增加电容的大小，通过增加纵向PN结两侧区域的掺杂浓度也能增加电容的大小，由于横向保持不变，最后都能增加电容密度。在电容的横向尺寸也变化时，只要沟槽的深宽比增加，最后电容密度也会增加；最后通过仿真能确认，本专利技术电容的电容密度能远大于现有的电容密度的极限值即2fF/μm2。另外，本专利技术电容在工艺实现上也很容易，本专利技术电容采用的沟槽工艺以及在沟槽中填充半导体材料如半导体材料外延层的工艺都能结合现有的沟槽工艺和外延工艺形成，关键是通过本专利技术对现有基本的工艺结构进行组合后，能得到3D结构的电容，且电容密度能通过和横向尺寸无关的纵向PN结调节，所以本专利技术能在较低的成本下就能取得突破现有集成电路中的电容密度极限的意想不到的技术效果。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是本专利技术实施例电容的结构示意图；图2是本专利技术实施例电容的沟槽深度和电容密度的仿真曲线；图3A是本专利技术实施例电容的耗尽区的仿真图；图3B是各种掺杂浓度下图3A中的虚线圈202位置处的耗尽区的放大图；图3C是本专利技术实施例电容的掺杂浓度和电容密度的仿真曲线。具体实施方式如图1所示，是本专利技术实施例电容的结构示意图；本专利技术实施例电容包括：第一导电类型的半导体衬底1。沟槽2，形成于所述半导体衬底1中。半导体柱3，由填充于所述沟槽2中的第二导电类型的半导体材料组成。所述半导体柱3在所述沟槽2的侧面处和所述半导体衬底1相接触并沿所述沟槽2的侧面形成纵向PN结，所述纵向PN结作为所述电容的电容密度调节结构且是利用所述纵向PN结所具有的横向尺寸无关的特性来调节所述电容的电容密度。所述半导体柱3在所述沟槽2的底面处和所述半导体衬底1相接触并形成位于所述沟槽2的底面形成横向PN结，所述横向PN结作为电容的组成部分。在所述半导体衬底1表面形成有由正面金属层组成的所述电容的第一电极4，在所述半导体柱3的表面形成有由正面金属层组成的所述电容的第二电极5。本专利技术实施例中，所述半导体衬底1为硅衬底，组成所述半导体柱3的半导体材料为硅。所述半导体柱3由半导体材料的外延层即硅外延层组成。本专利技术实施例中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。所述电容的电容密度调节结构的参数包括所述沟槽2的深宽比，所述沟槽2的深宽比越大所述电容的电容密度越大。当横向尺寸如沟槽2的宽度相同时，所述沟槽2的深度越深，则所述纵向PN结的电容值也就越大，最后形成的所述电容的值也就越大，所以能提高所述电容的电容密度。如图2所示，是本专利技术实施例电容的沟槽深度和电容密度的仿真曲线101；图2对应的仿真条件中电容的两边区域的掺杂浓度固定，沟槽的宽度固定，仅改变沟槽深度；所述半导体衬底1为磷掺杂，掺杂浓度为5e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为5e17cm-3；图2中采样4个沟槽深度对应的电容密度，4个沟槽深度分别为：5μm，10μm本文档来自技高网...

【技术保护点】
1.一种电容，其特征在于，包括：第一导电类型的半导体衬底；沟槽，形成于所述半导体衬底中；半导体柱，由填充于所述沟槽中的第二导电类型的半导体材料组成；所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，所述纵向PN结作为电容的组成部分，所述纵向PN结作为所述电容的电容密度调节结构且是利用所述纵向PN结所具有的横向尺寸无关的特性来调节所述电容的电容密度。

【技术特征摘要】
1.一种电容，其特征在于，包括：第一导电类型的半导体衬底；沟槽，形成于所述半导体衬底中；半导体柱，由填充于所述沟槽中的第二导电类型的半导体材料组成；所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，所述纵向PN结作为电容的组成部分，所述纵向PN结作为所述电容的电容密度调节结构且是利用所述纵向PN结所具有的横向尺寸无关的特性来调节所述电容的电容密度。2.如权利要求1所述的电容，其特征在于：所述半导体柱在所述沟槽的底面处和所述半导体衬底相接触并形成位于所述沟槽的底面形成横向PN结，所述横向PN结作为电容的组成部分。3.如权利要求1所述的电容，其特征在于：在所述半导体衬底表面形成有由正面金属层组成的所述电容的第一电极，在所述半导体柱的表面形成有由正面金属层组成的所述电容的第二电极。4.如权利要求1所述的电容，其特征在于：所述半导体衬底为硅衬底，组成所述半导体柱的半导体材料为硅。5.如权利要求1或4所述的电容，其特征在于：所述半导体柱由半导体材料的外延层组成。6.如权利要求1所述的电容，其特征在于：所述电容的电容密度调节结构的参数包括所述沟槽的深宽比，所述沟槽的深宽比越大所述电容的电容密度越大。7.如权利要求1或6所述的电容，其特征在于：所述电容的电容密度调节结构的参数包括所述纵向PN结两侧的所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度，所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度越大，所述电容的电容密度越大。8.如权利要求1所述的电容，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。9.一种电容的制造方法，其特征在于，包括...

【专利技术属性】
技术研发人员：孔蔚然，钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31