一种兼容多电平输入的接口电路制造技术

一种兼容多电平输入的接口电路，属于集成电路技术领域。包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，基准预稳压模块用于将电源电压转换为稳定的低电源电压为基准核心电路供电；基准核心模块用于产生第一基准电压和第二基准电压，滞回比较模块在阈值控制模块的控制下，将第一基准电压或第二基准电压接入滞回比较模块与输入信号做比较。本发明专利技术能够作为IPM的接口电路，具有能够兼容多种不同的输入电平、供电电压取值范围宽、在不同的工作电压和温度下抗噪声的能力稳定、面积小以及成本低的特点。

An Interface Circuit Compatible with Multilevel Input

An interface circuit compatible with multi-level input belongs to the field of integrated circuit technology. It includes the reference pre-voltage module, the reference core module, the hysteresis comparison module and the threshold control module. The reference pre-voltage module is used to convert the power supply voltage into a stable low power supply voltage for the reference core circuit to supply power. The reference core module is used to generate the first reference voltage and the second reference voltage, and the hysteresis comparison module is at the threshold. Under the control of the control module, the first reference voltage or the second reference voltage is connected to the hysteresis comparison module to compare with the input signal. The invention can be used as the interface circuit of IPM, and has the characteristics of compatibility with various input levels, wide range of supply voltage, stable anti-noise ability under different working voltage and temperature, small area and low cost.

【技术实现步骤摘要】
一种兼容多电平输入的接口电路
本专利技术属于集成电路
，涉及一种接口电路，具体涉及一种兼容多电平输入的接口电路，能够适用于IPM模块。
技术介绍
IPM(IntelligentPowerModule，智能功率模块)将驱动电路、IGBT芯片、续流二极管和各种保护电路等封装在同一个模块内，减小了模块体积，大大提高了集成度，同时也更加智能化。相比于单独的IGBT模块，IPM在内部就集成了驱动与保护电路、集逻辑控制、保护检测于一体，功能完善，可靠性也更高。而接口电路负责的是外接输入控制信号的识别，是IPM模块与外界信号交互的入口。接口电路对外部输入控制信号的识别能力直接决定了IPM模块的后续电路的工作状态。所谓对外部输入的识别能力具体包括：对输入噪声的抑制能力和兼容多种输入电平的能力。IPM的输入信号一般是MCU等控制中枢发出的PWM信号，该输入信号在传输过程中如果经过一系列的逻辑单元和信号的传输线，在一些非理想寄生参数的作用下，该输入信号难免会发生失真，产生一些毛刺或者尖峰噪声，如果接口电路无法将这些噪声滤除，信号进入IPM后造成误触发，就会影响整个系统的正常工作。逻辑电平标准的种类很多，接口电路可以兼容的电平类型越多，用户在选择IPM模块前级的主控芯片时灵活性也就更高，系统设计难度也会更低。就目前的IPM模块，其接口电路一般有两种实现方式：一种是用施密特触发器实现接口电路；另一种是用滞回比较器实现接口电路。采用施密特触发器实现接口电路有两种不同的电路，如果输入逻辑信号的电压与IPM模块的供电电压VCC相等，就只需要单个施密特触发器即可实现接口电路，电路结构非常简单，噪声抑制的能力也还尚可。但是这样的情况毕竟还是少数，对于IPM模块来说其供电电压一般都是一个范围(如10-20V)，而最常用的逻辑信号(COMS电平和TTL电平)一般为5V或者3.3V，这时必须采用如图2所示的施密特接口方案实现，先用一个线性稳压器，即LDO，将电源电压VCC稳定到所需要识别的逻辑电压即低电源电压VDD，输入信号经过施密特触发器整形，再通过电平位移电路将整形后的信号转换成电源电压VCC的电平。这样的实现方式也是很有局限的，电路中原本没有设计LDO的情况下，专门为接口电路加入LDO会浪费很多面积。LDO的设计相对来说较为复杂，而且还需要增加额外的逻辑控制来控制接口的工作逻辑时序，保证LDO模块的稳定输出之后，才能让接口模块开始正常工作，增大了设计成本和面积不说，还无形之中丢掉了施密特触发器响应更快的优点。即使电路原本设计有LDO，也不一定与输入信号的电压匹配，所以总的来说，施密特触发器实现接口电路的局限性很大。图6为施密特接口方案在不同电源电压下的阈值仿真结果。如图所示，施密特触发器在不同电源电压下阈值VH和VL的变化很大，VCC从10V到20V阈值几乎变化了一倍，可见施密特触发器在不同电源电压下的噪声抑制能力是有很大差异的，而且在使用LDO的情况下，施密特触发器没法在VCC变化的情况下保证对同种电平的兼容能力。图3为传统滞回比较器的原理图。滞回比较器是在一般比较器的基础上，引入了额外的正反馈网络，从而使得滞回比较器相较于一般的比较器而言有两个门限阈值电压。如图所示，REF为参考阈值，参考阈值电压为VREF，IN为接口输入，OUT为接口输出，输出电压为VOUT。当OUT为低电平0时，其比较阈值电压(即A点电压)为：当OUT输出为高电平时，其比较阈值电压(即A点电压)为：传统滞回比较器用电阻从基准引入参考电压的同时也会对基准有一个分流作用，如果分流过大就会影响基准本身的稳定性，为了避免这种情况，两个分压电阻RF1和RF2的阻值必须取得很大。而基准在设计的时候出于功耗的考虑，基准输出端的电阻也会取得比较大，这就导致为了稳定性RF1和RF2的阻值必须取得更加的大。我们知道，在集成电路中电阻所占的面积要比MOS管大得多，设计中使用这么多大阻值的电阻会使成本急剧上升。总体来说，这两种方案都可以实现接口电路的功能，但两种方案各有优缺点。施密特触发器实现的接口电路的优势在于，电路结构简单，传输延迟比较小，但是施密特触发器的输入电平兼容能力不如滞回比较器的方案；滞回比较器实现的接口电路，可以兼容多种输入电平，在噪声抑制能力方面较之施密特方案有着更大的优势，但是性能的优越随之而来的就是电路的面积更大，成本要比施密特方案更高。
技术实现思路
针对上述传统施密特触发器实现的接口电路电平兼容能力不够，传统滞回比较器实现的接口电路占用面积大和成本高的不足之处，本专利技术提出了一种兼容多电平输入的接口电路，可以兼容多种输入电平，具有抗噪声能力稳定、面积小和制造成本低的特点。本专利技术的技术方案为：一种兼容多电平输入的接口电路，包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，所述基准预稳压模块用于将电源电压VCC转换为稳定的低电源电压VDD，所述低电源电压VDD为所述基准核心模块供电；所述基准核心模块用于产生第一基准电压REF_1和第二基准电压REF_2，其中所述第一基准电压REF_1的电压值大于所述第二基准电压REF_2的电压值；所述滞回比较模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，第一NMOS管MN1和第二NMOS管MN2的漏极分别连接所述第一基准电压REF_1和所述第二基准电压REF_2，其源极互连并连接第八PMOS管MP8的栅极；第七PMOS管MP7的栅极连接第十PMOS管MP10的栅极并连接偏置信号，其源极连接第十PMOS管MP10的源极并连接电源电压VCC，其漏极连接第八PMOS管MP8和第九PMOS管MP9的源极；第九PMOS管MP9的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管MN3的栅极以及第四NMOS管MN4的栅极和漏极；第五NMOS管MN5的栅极连接第三NMOS管MN3和第八PMOS管MP8的漏极，其漏极连接第十PMOS管MP10的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管MN3和第四NMOS管MN4的源极并接地GND；所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管MN2的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管MN1的栅极。具体的，基准预稳压模块包括第一电阻R1、第一电容C1、第一齐纳管Z1、第一NPN三极管Q1、第一PMOS管MP1和第二PMOS管MP2，第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极和漏极并通过第一电阻R1后接地GND，其源极连接第一PMOS管MP1的源极和第一NPN三极管Q1的集电极并连接电源电压VCC，其漏极连接第一NPN三极管Q1的基极并通过第一齐纳管Z1后接地GND；第一NPN三极管Q1的发射极输出所述低电源电压VDD并通过第一电容C1后接地GND。具体的，第二PMOS管MP2的栅极输出所述偏置信号。具体的，所述基准核心模块包括第三PMOS管MP3、第四PMOS管MP4、第本文档来自技高网...

【技术保护点】
1.一种兼容多电平输入的接口电路，其特征在于，包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，所述基准预稳压模块用于将电源电压(VCC)转换为稳定的低电源电压(VDD)，所述低电源电压(VDD)为所述基准核心模块供电；所述基准核心模块用于产生第一基准电压(REF_1)和第二基准电压(REF_2)，其中所述第一基准电压(REF_1)的电压值大于所述第二基准电压(REF_2)的电压值；所述滞回比较模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，第一NMOS管(MN1)和第二NMOS管(MN2)的漏极分别连接所述第一基准电压(REF_1)和所述第二基准电压(REF_2)，其源极互连并连接第八PMOS管(MP8)的栅极；第七PMOS管(MP7)的栅极连接第十PMOS管(MP10)的栅极并连接偏置信号，其源极连接第十PMOS管(MP10)的源极并连接电源电压(VCC)，其漏极连接第八PMOS管(MP8)和第九PMOS管(MP9)的源极；第九PMOS管(MP9)的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管(MN3)的栅极以及第四NMOS管(MN4)的栅极和漏极；第五NMOS管(MN5)的栅极连接第三NMOS管(MN3)和第八PMOS管(MP8)的漏极，其漏极连接第十PMOS管(MP10)的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管(MN3)和第四NMOS管(MN4)的源极并接地(GND)；所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管(MN2)的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管(MN1)的栅极。...

【技术特征摘要】
1.一种兼容多电平输入的接口电路，其特征在于，包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，所述基准预稳压模块用于将电源电压(VCC)转换为稳定的低电源电压(VDD)，所述低电源电压(VDD)为所述基准核心模块供电；所述基准核心模块用于产生第一基准电压(REF_1)和第二基准电压(REF_2)，其中所述第一基准电压(REF_1)的电压值大于所述第二基准电压(REF_2)的电压值；所述滞回比较模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，第一NMOS管(MN1)和第二NMOS管(MN2)的漏极分别连接所述第一基准电压(REF_1)和所述第二基准电压(REF_2)，其源极互连并连接第八PMOS管(MP8)的栅极；第七PMOS管(MP7)的栅极连接第十PMOS管(MP10)的栅极并连接偏置信号，其源极连接第十PMOS管(MP10)的源极并连接电源电压(VCC)，其漏极连接第八PMOS管(MP8)和第九PMOS管(MP9)的源极；第九PMOS管(MP9)的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管(MN3)的栅极以及第四NMOS管(MN4)的栅极和漏极；第五NMOS管(MN5)的栅极连接第三NMOS管(MN3)和第八PMOS管(MP8)的漏极，其漏极连接第十PMOS管(MP10)的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管(MN3)和第四NMOS管(MN4)的源极并接地(GND)；所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管(MN2)的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管(MN1)的栅极。2.根据权利要求1所述的兼容多电平输入的接口电路，其特征在于，基准预稳压模块包括第一电阻(R1)、第一电容(C1)、第一齐纳管(Z1)、第一NPN三极管(Q1)、第一PMOS管(MP1)和...

【专利技术属性】
技术研发人员：方健，冯垚荣，雷一博，王定良，段艳秋，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51