用于多路复用电压的电路、半导体器件及操作方法技术

本发明专利技术的实施例提供了用于多路复用电压的多路复用器电路、半导体器件及其操作方法。电源(PS)电压的多路复用器电路包括：与PS电压相对应的可选指状电路，每个可选指状电路：具有指状电路专用的输入节点和指状电路公用的输出节点；被配置为从输入节点接收相应的一个PS电压，并且如果选定的话，则将相应的PS电压的第一版本提供给输出节点。每个可选指状电路包括：串联连接在输入节点与输出节点之间的第一导电(C1)类型(C1型晶体管)的非增强型晶体管和第二导电(C2)类型(C2型晶体管)的增强型第一和第二晶体管。

Circuits, Semiconductor Devices and Operating Methods for Multiplexing Voltage

The embodiment of the present invention provides a multiplexer circuit, a semiconductor device and an operation method for multiplexing voltage. The multiplexer circuit of the power supply (PS) voltage includes: an optional finger circuit corresponding to the PS voltage, each optional finger circuit: an input node dedicated to the finger circuit and an output node common to the finger circuit; configured to receive a corresponding PS voltage from the input node and, if selected, will correspond. The first version of PS voltage is provided to the output node. Each optional finger circuit includes an enhanced first and second transistors of type C1 (type C1 transistor) and type C2 (type C2 transistor) connected in series between the input and output nodes.

【技术实现步骤摘要】
用于多路复用电压的电路、半导体器件及操作方法
本专利技术的实施例涉及半导体领域，更具体地，涉及用于多路复用电压的多路复用器电路、半导体器件及其操作方法。
技术介绍
虽然功耗的降低长期以来一直是半导体器件设计的目标，但最近移动计算/电子产品的扩展增加了对该目标的关注。对于安装在印刷电路板(PCB)上的由分立组件组成的系统，通过在不同电压电平和/或频率下操作不同的组件，可以降低功耗。对于片上系统(SoC)、电源岛(或电压岛)被用作降低功耗的技术，其中，电源岛代表相应的电源域，其中的一些或全部在不同的电压电平和/或频率下进行操作。
技术实现思路
根据本专利技术的一个方面，提供了一种电源(PS)电压的多路复用器电路，所述多路复用器电路包括：可选指状电路，对应于所述电源电压，每个可选指状电路：具有指状电路专用的输入节点和所述指状电路公用的输出节点；和包括串联连接在所述输入节点与所述输出节点之间的C1型晶体管和第一C2型晶体管和第二C2型晶体管，所述C1型晶体管是具有第一导电类型C1的非增强型晶体管，所述第一C2型晶体管和所述第二C2型晶体管是具有第二导电类型C2的增强型晶体管；以及被配置为：从所述输入节点接收所述电源电压中相应的电源电压；和如果选定的话，则将所述相应的电源电压的第一版本提供给所述输出节点。根据本专利技术的另一个方面，提供了一种用于多路复用电源(PS)电压的半导体器件，所述半导体器件包括：衬底，具有第一导电类型C1型；第一区域，被配置为用于非增强型MOSFET，所述第一区域包括：在衬底中形成的具有第二导电类型C2型的区域；和栅电极，相应地形成在所述第一区域中，所述栅电极限定相应的C2型晶体管；第二区域和第三区域，被配置为用于增强型MOSFET，所述第二区域和所述第三区域中的每一个均包括：较大阱，形成在所述衬底中，所述较大阱具有所述C2型；较小阱，形成在所述较大阱中，所述较小阱具有所述C1型；栅电极，形成在所述较小阱上，所述栅电极限定了相应的C1型晶体管；和环，形成在所述较小阱的外围周围以及所述较大阱的外围内，所述环具有所述C2型；其中：所述半导体器件被组织为可选指状电路；每个指状电路均包括来自所述第一区域、所述第二区域和所述第三区域中的每一个的晶体管；和每个指状电路中的晶体管串联连接。根据本专利技术的又一个方面，提供了一种多路复用电源(PS)电压的方法，所述方法包括：在指状电路中选择对应于所述电源电压的所选指状电路，每个可选指状电路均包括串联连接在输入节点与输出节点之间的C1型晶体管和第一C2型晶体管和第二C2型晶体管，所述C1型晶体管是具有第一导电类型C1的非增强型晶体管，所述第一C2型晶体管和所述第二C2型晶体管是具有第二导电类型C2的增强型晶体管，选择所述指状电路中的所述所选指状电路包括：导通所述所选指状电路的所述C1型晶体管、所述第一C2型晶体管和所述第二C2型晶体管中的每一个；以及取消选择除了所述所选指状电路以外的其他指状电路，取消选择所述其他指状电路包括：对于每个取消选择的指状电路，使得所述C1型晶体管、所述第一C2型晶体管和所述第二C2型晶体管中的每一个截止；以及针对每个指状电路，将所述第一C2型晶体管和所述第二C2型晶体管中的每一个的主体设置为与所述所选指状电路相对应的电源电压。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本专利技术的至少一个实施例的半导体器件的框图。图2A是根据本专利技术的至少一个实施例的多路复用器电路的框图。图2B是根据本专利技术的至少一个实施例的多路复用器电路的框图。图3A是根据本专利技术的至少一个实施例的多路复用器电路的电路图。图3B是根据本专利技术的至少一个实施例的多路复用器电路的电路图。图3C至图3F是根据本专利技术的至少一个实施例的由图3B的选择逻辑产生的控制信号的相应表格。图4A是根据本专利技术的至少一个实施例的用于多路复用电压的多路复用器电路的布局图。图4B是根据本专利技术的至少一个实施例的用于多路复用电压的多路复用器电路的布局图。图5是根据本专利技术的至少一个实施例的多路复用器电路的电路图。图6A是根据本专利技术的至少一个实施例的多路复用电源(PS)电压的方法的流程图。图6B是根据本专利技术的至少一个实施例的更详细地描述图6A的方框的流程图。图6C是根据本专利技术的至少一个实施例的更详细地描述图6A的方框的流程图。图6D是根据本专利技术的至少一个实施例的更详细地描述图6A的方框的流程图。图6E是根据本专利技术的至少一个实施例的更详细地描述图6A的方框604的流程图。图6F是根据本专利技术的至少一个实施例的更详细地描述图6A的方框的流程图。图7A是根据本专利技术的至少一个实施例的生成用于多路复用电源(PS)电压的半导体器件的布局图的方法的流程图。图7B是根据本专利技术的至少一个实施例的更详细地描述图7A的方框的流程图。图7C是根据本专利技术的至少一个实施例的更详细地描述图7A的方框的流程图。图7D是根据本专利技术的至少一个实施例的更详细地描述图7A的方框的流程图。图7E是根据本专利技术的至少一个实施例的更详细地描述图7A的方框的流程图。图8是根据本专利技术的至少一个实施例的电子设计自动化(EDA)系统的框图。图9是根据本专利技术的至少一个实施例的集成电路(IC)制造系统以及与其相关联的IC制造流程的框图。图10是根据本专利技术的至少一个实施例的图9所示的掩模室的更详细的框图。具体实施方式以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或实例。下面描述了组件、数值、操作、材料、布置等的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。其他组件、数值、操作、材料、布置等是可以预期的。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，在本文中可以使用诸如“在...之下”、“在...下面”、“下部”、“在...之上”、“上部”等的空间相对术语来描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的取向之外，空间相对术语旨在包含在使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在本文中使用的空间相对描述符同样可以作出相应地解释。在一些实施例中，提供电源(PS)电压的多路复用器，电源(PS)电压的多路复用器包括对应于PS电压的可选指状电路，其中，每个可选指状电路均包括防泄露晶体管、选择器晶体管和驱动器晶体管。在一些实施例中，防泄露晶体管是NMOS晶体管。在未选择的指状电路中，如果代之以不存在NMOS晶体管，则选择器和驱动器晶体管将表现为正向偏置二极管并且代表(A)选择器和驱动器晶体管的主体(body)与(B)相应的PS电压之间的泄漏路径。防泄漏晶体管(NMOS晶体管)的优点在于，这种泄漏路径减小(本文档来自技高网...

【技术保护点】
1.一种电源(PS)电压的多路复用器电路，所述多路复用器电路包括：可选指状电路，对应于所述电源电压，每个可选指状电路：具有指状电路专用的输入节点和所述指状电路公用的输出节点；和包括串联连接在所述输入节点与所述输出节点之间的C1型晶体管和第一C2型晶体管和第二C2型晶体管，所述C1型晶体管是具有第一导电类型C1的非增强型晶体管，所述第一C2型晶体管和所述第二C2型晶体管是具有第二导电类型C2的增强型晶体管；以及被配置为：从所述输入节点接收所述电源电压中相应的电源电压；和如果选定的话，则将所述相应的电源电压的第一版本提供给所述输出节点。

【技术特征摘要】
2017.05.12 US 62/505,835;2018.02.22 US 15/902,8801.一种电源(PS)电压的多路复用器电路，所述多路复用器电路包括：可选指状电路，对应于所述电源电压，每个可选指状电路：具有指状电路专用的输入节点和所述指状电路公用的输出节点；和包括串联连接在所述输入节点与所述输出节点之间的C1型晶体管和第一C2型晶体管和第二C2型晶体管，所述C1型晶体管是具有第一导电类型C1的非增强型晶体管，所述第一C2型晶体管和所述第二C2型晶体管是具有第二导电类型C2的增强型晶体管；以及被配置为：从所述输入节点接收所述电源电压中相应的电源电压；和如果选定的话，则将所述相应的电源电压的第一版本提供给所述输出节点。2.根据权利要求1所述的多路复用器电路，其中，对于每个可选指状电路：所述C1型晶体管连接在所述输入节点和第一中间节点之间；所述第一C2型晶体管连接在所述第一中间节点和第二中间节点之间；以及所述第二C2型晶体管连接在所述第二中间节点和所述输出节点之间。3.根据权利要求2所述的多路复用器电路，还包括：第一C1型阱和第二C1型阱；偏置导轨，连接到每个可选指状电路的所述第二中间节点；以及第一故障保护(FS)晶体管和第二故障保护(FS)晶体管；其中：每个可选指状电路的每个第一C2型晶体管形成在所述第一C1型阱中；每个可选指状电路的每个第二C2型晶体管形成在所述第二C1型阱中；所述第一C1型阱和所述第二C1型阱连接在第三中间节点处；所述第一故障保护晶体管连接在所述第三中间节点和所述偏置导轨之间；所述第一故障保护晶体管的栅电极被配置为接收故障保护控制信号；所述第二故障保护晶体管连接在所述第三中间节点和所述输出节点之间；以及所述第二故障保护晶体管的栅电极被配置为接收所述偏置导轨上的信号。4.根据权利要求1所述的多路复用器电路，还包括：C1型阱；其中，每个可选指状电路的所述C1型晶体管形成在所述C1型阱中。5.根据权利要求4所述的多路复用器电路，其中：所述C1型阱偏置在VSS。6.根据权利要求1所述的多路复用器电路，其中：所述C1型为N型；以及每个可选指状电路的所述N型晶体管被配置为接收所述电...

【专利技术属性】
技术研发人员：颜扬奇，陈柏廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71