带有腔室的上下堆叠式多芯片封装结构及其制作方法技术

本发明专利技术揭示了一种带有腔室的上下堆叠式多芯片封装结构及其制作方法，封装结构包括：封装基板，其具有腔室；功能芯片，设置于腔室内，其第一上表面与基板上表面位于同侧，且第一上表面具有若干第一电极；滤波器芯片，设置于封装基板的上方，其第二下表面与基板上表面面对面设置，且第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极。本发明专利技术利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成；滤波器芯片及功能芯片呈上下分布，位于封装基板上方的滤波器芯片并不占用封装基板的空间，可以进一步提高封装基板的利用率，简化互连结构；功能芯片内嵌设置于腔室中，使得封装结构更加轻薄。

【技术实现步骤摘要】
带有腔室的上下堆叠式多芯片封装结构及其制作方法
本专利技术涉及半导体封装领域，尤其涉及一种带有腔室的上下堆叠式多芯片封装结构及其制作方法。
技术介绍
为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件、接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(SystemInPackage，SIP)结构，以减小硬件系统的尺寸。对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决，例如，滤波器的保护结构、多个芯片之间的连接结构、多个芯片的布局等等。
技术实现思路
本专利技术的目的在于提供一种带有腔室的上下堆叠式多芯片封装结构及其制作方法。为实现上述专利技术目的之一，本专利技术一实施方式提供一种带有腔室的上下堆叠式多芯片封装结构，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一上表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极。作为本专利技术一实施方式的进一步改进，所述滤波器芯片位于所述腔室的上方，若干第一电极与若干第二电极面对面设置。作为本专利技术一实施方式的进一步改进，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述互连结构通过所述通孔而导通所述第一电极、所述第二电极及所述外部引脚。作为本专利技术一实施方式的进一步改进，所述通孔与所述第二电极相互间隔分布。作为本专利技术一实施方式的进一步改进，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱连接于所述第二电极的下方，所述电镀层结构导通所述第一电极，且所述电镀层结构通过所述通孔延伸至所述封装基板的下方而导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。作为本专利技术一实施方式的进一步改进，所述电镀层结构包括相互导通的上重布线层、中间布线层及下重布线层，所述上重布线层位于所述封装基板的上方并导通所述第一电极，所述下重布线层位于所述封装基板的下方并导通所述外部引脚，所述中间布线层包括相连的位于所述基板上表面的第一电镀层、位于所述通孔内壁的第二电镀层及位于所述基板下表面的第三电镀层，所述第一电镀层连接所述上重布线层，所述第三电镀层连接所述下重布线层。作为本专利技术一实施方式的进一步改进，所述上重布线层与基板上表面、第一上表面之间设置有第一绝缘层，所述多芯片封装结构还包括围堰，所述围堰与所述第二下表面、所述第一绝缘层的上表面相互配合而围设形成空腔。作为本专利技术一实施方式的进一步改进，所述围堰包括位于若干第二电极内侧的第一围堰及位于若干第二电极外侧的第二围堰，所述第一围堰与所述第二下表面、所述第一绝缘层的上表面相互配合而围设形成空腔，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，且所述第二围堰暴露出所述通孔。作为本专利技术一实施方式的进一步改进，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述滤波器芯片，且所述第一塑封层填充所述通孔。作为本专利技术一实施方式的进一步改进，所述多芯片封装结构包括连接所述第三电镀层的第一下重布线层、位于所述第一下重布线层及所述基板下表面之间的第二绝缘层、包覆所述第二绝缘层及所述第一下重布线层的第三绝缘层、经过所述第三绝缘层的孔洞导通所述第一下重布线层并往所述第三绝缘层的下表面方向延伸的第二下重布线层以及包覆所述第三绝缘层及所述第二下重布线层的第四绝缘层，所述外部引脚连接所述第二下重布线层，且所述第四绝缘层暴露所述外部引脚。作为本专利技术一实施方式的进一步改进，所述功能芯片与所述腔室的间隙、所述基板下表面及所述第一下表面设置有第二塑封层，所述第一上表面与所述基板上表面齐平。为实现上述专利技术目的之一，本专利技术一实施方式提供一种带有腔室的上下堆叠式多芯片封装结构的制作方法，其特征在于，包括步骤：S1：提供封装基板，其具有相对设置的基板上表面及基板下表面；S2：于所述封装基板上形成腔室；S3：提供功能芯片，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一上表面具有若干第一电极；S4：将所述功能芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；S5：于所述封装基板上形成第一互连结构，所述第一互连结构导通所述第一电极；S6：提供滤波器芯片，所述滤波器芯片具有相对设置的第二上表面及第二下表面，且所述第二下表面具有若干第二电极；S7：将所述滤波器芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，并形成导通所述第二电极及所述第一互连结构的第二互连结构；S8：于所述第二互连结构形成外部引脚。作为本专利技术一实施方式的进一步改进，步骤S4具体包括：提供一临时贴合板；将封装基板的基板上表面贴合于临时贴合板；将所述功能芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；形成包覆所述功能芯片与所述腔室的间隙、所述基板下表面及所述第一下表面的第二塑封层；去除所述临时贴合板；于所述封装基板上形成若干通孔，所述通孔贯穿所述第二塑封层；反转所述封装基板；步骤S5具体包括：于基板上表面形成第一电镀层，于通孔内壁形成第二电镀层，于第二塑封层形成第三电镀层；于所述基板上表面、所述第一上表面、所述第一电镀层的上方形成第一绝缘层；于所述第一绝缘层的上方形成经过所述第一绝缘层上的孔洞导通所述第一电极及所述第一电镀层的上重布线层；于所述第一绝缘层及所述上重布线层的上方布设光敏感绝缘膜；曝光和显影形成围堰，所述围堰包括第一围堰及第二围堰，所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，所述第二围堰暴露出所述通孔，所述第一围堰与所述第二围堰之间具有一开槽；步骤S7、S8具体包括：于所述第二电极的下表面形成金属柱；于开槽内设置焊锡；将所述滤波器芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，所述第一围堰与所述第二下表面、所述第一绝缘层的上表面相互配合而围设形成空腔，且所述金属柱对准所述开槽，所述焊锡与所述金属柱相互导通；于所述封装基板远离所述基板下表面的一侧形成第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述滤波器芯片，且所述第一塑封层填充所述通孔；于所述第三电镀层及所述第二塑封层的下方形成第二绝缘层；于所述第二绝缘层的下方形成经过所述第二绝缘层上的孔洞导通所述第三电镀层的第一下重布线层；于所述第一下重布线层及所述第二绝缘层的下方形成第三绝缘层；于所述第三绝缘层的下方形成经过所述第三绝缘层上的孔洞导通所述第一下重布线层的第二下重布线层；形成包覆所述第三绝缘层及所述第二下重布线层的第四绝缘层，所述第四绝缘层暴露出所述第二下重布线层；于暴露在外的第二下重布线层形成球栅阵列。与现有技术相比，本专利技术的有益效果在于：本专利技术一实施方式利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度本文档来自技高网...

【技术保护点】
1.一种带有腔室的上下堆叠式多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一上表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极。

【技术特征摘要】
1.一种带有腔室的上下堆叠式多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一上表面具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极。2.根据权利要求1所述的多芯片封装结构，其特征在于，所述滤波器芯片位于所述腔室的上方，若干第一电极与若干第二电极面对面设置。3.根据权利要求1所述的多芯片封装结构，其特征在于，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述互连结构通过所述通孔而导通所述第一电极、所述第二电极及所述外部引脚。4.根据权利要求3所述的多芯片封装结构，其特征在于，所述通孔与所述第二电极相互间隔分布。5.根据权利要求3所述的多芯片封装结构，其特征在于，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱连接于所述第二电极的下方，所述电镀层结构导通所述第一电极，且所述电镀层结构通过所述通孔延伸至所述封装基板的下方而导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。6.根据权利要求5所述的多芯片封装结构，其特征在于，所述电镀层结构包括相互导通的上重布线层、中间布线层及下重布线层，所述上重布线层位于所述封装基板的上方并导通所述第一电极，所述下重布线层位于所述封装基板的下方并导通所述外部引脚，所述中间布线层包括相连的位于所述基板上表面的第一电镀层、位于所述通孔内壁的第二电镀层及位于所述基板下表面的第三电镀层，所述第一电镀层连接所述上重布线层，所述第三电镀层连接所述下重布线层。7.根据权利要求6所述的多芯片封装结构，其特征在于，所述上重布线层与基板上表面、第一上表面之间设置有第一绝缘层，所述多芯片封装结构还包括围堰，所述围堰与所述第二下表面、所述第一绝缘层的上表面相互配合而围设形成空腔。8.根据权利要求7所述的多芯片封装结构，其特征在于，所述围堰包括位于若干第二电极内侧的第一围堰及位于若干第二电极外侧的第二围堰，所述第一围堰与所述第二下表面、所述第一绝缘层的上表面相互配合而围设形成空腔，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，且所述第二围堰暴露出所述通孔。9.根据权利要求8所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述滤波器芯片，且所述第一塑封层填充所述通孔。10.根据权利要求6所述的多芯片封装结构，其特征在于，所述多芯片封装结构包括连接所述第三电镀层的第一下重布线层、位于所述第一下重布线层及所述基板下表面之间的第二绝缘层、包覆所述第二绝缘层及所述第一下重布线层的第三绝缘层、经过所述第三绝缘层的孔洞导通所述第一下重布线层并往所述第三绝缘层的下表面方向延伸的第二下重布线层以及包覆所述第三绝缘层及所述第二下重布线层的...

【专利技术属性】
技术研发人员：付伟，
申请(专利权)人：付伟，
类型：发明
国别省市：江苏,32