使用激光退火利用固相外延形成用于鳍式FET的源极和漏极的方法技术

本文公开的方法涉及使用激光退火利用固相外延形成用于鳍式FET的源极和漏极的方法。所公开的方法包括用具有与第一掺杂相反的第二掺杂的掺杂非晶硅(a‑Si)或非晶硅锗(a‑SiGe)替代具有侧壁和第一掺杂的鳍式FET结构的源极区段和漏极区段的顶部部分，并且延伸高于侧壁。所公开的方法还包括进行a‑Si或a‑SiGe的亚熔化激光退火以分别形成c‑Si或c‑SiGe从而限定鳍式FET的源极区和漏极区。去除未转化的a‑Si或a‑SiGe。如此形成的源极区和漏极区包括延伸超过所述侧壁的顶部的扩展区域部分。

Using laser annealing to form solid phase epitaxy for the source and drain of fin FET

The method disclosed herein relates to a method of using laser annealing to form source and drain poles for fin FET by solid phase epitaxy. The disclosed method includes replacing the top part of the source and drain regions of the fin-type FET structure with a side wall and a first doped amorphous silicon (a_Si) or germanium (a_SiGe) with a second doped amorphous silicon (a_Si) or an amorphous silicon (a_SiGe), which is opposite to the first doping, and extending above the side wall. The disclosed method also includes submelting laser annealing of a_Si or a_SiGe to form c_Si or c_SiGe respectively, thereby limiting the source and drain regions of fin FET. Remove unconverted a Si or a SiGe. The source and drain regions thus formed include an extended area portion extending beyond the top of the side wall.

【技术实现步骤摘要】
使用激光退火利用固相外延形成用于鳍式FET的源极和漏极的方法相关申请资料：本申请要求2017年4月21日提交的标题为“MethodsofFormingSourcesandDrainsforFinFETsUsingSolidPhaseEpitaxyWithLaserAnnealing”的美国临时专利申请序列号62/488,072的优先权权益，通过引用将其全部内容并入本文。
：本公开涉及形成CMOS晶体管的方法，并且特别涉及使用激光退火利用固相外延来形成用于鳍式FET的源极和漏极的方法。
技术介绍
：现代电子器件采用包括晶体管的半导体集成电路来切换电子信号。现代晶体管是场效应晶体管或“FET”，每个FET包括通过导电沟道电连接的源极区(“源极”)和漏极区(“漏极”)、以及栅极。栅极是导电的并通过介电材料与导电沟道电隔离。施加到栅极的电压用于控制通过导电沟道在源极和漏极之间的电流流动。集成电路中使用的最常见类型的FET是金属氧化物半导体FET，在本领域中称为MOSFET。P沟道MOSFET使用在N型本体中的P型源极和漏极并且采用空穴作为载流子，并且被称为PMOS。同样地，N沟道MOSFET使用在P型本体中形成的N型源极和漏极并且采用电子作为载流子，并且被称为NMOS。使用NMOS和PMOS的集成电路设计通常被称为CMOS(“互补”MOS)。MOSFET的主要益处之一是可以在非常小的尺度上制造它们以提供增加的集成度，从而以降低的成本改善功能性。令人遗憾的是，越来越高的集成和性能需求要求MOSFET的主要部件的尺寸减小，这可不利地影响其性能。克服由于提高的集成而导致的性能问题的努力包括将晶体管沟道制造为竖直“鳍状物”构造，在这种情况下MOSFET被称为“鳍式FET(finFET)”。鳍式FET的鳍状物构造允许CMOS尺寸的更大缩放，同时改善驱动电流和静电控制。在美国专利号6,413,802、美国专利号6,642,090和美国专利号6,645,797中描述了鳍式FET，通过引用将其并入本文。标准鳍式FET的源极区和漏极区通过选择性化学气相沉积工艺形成，所述选择性化学气相沉积工艺生长掺杂的晶体硅或与不同浓度的锗合金化的硅(SiGe)。这种方法的一个问题是该工艺缓慢，所以形成源极区和漏极区需要相对长的时间。文献中公开的典型工艺温度下的沉积速率从每分钟约0.1至1nm不等。该工艺的缓慢对CMOS晶片生产量产生不利影响，这转化为每个CMOS晶片的更高成本。
技术实现思路
：本公开的一方面是一种形成用于鳍式FET的源极区和漏极区的方法。所述方法包括：a)限定c-Si鳍状物，所述c-Si鳍状物具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段、漏极区段和分隔所述源极区段与漏极区段的中央区段；b)用栅极材料覆盖所述c-Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖所述源极区段和漏极区段的侧面，其中所述侧壁具有顶部；d)用具有与第一掺杂相反的第二掺杂的掺杂非晶硅(a-Si)或非晶硅锗(a-SiGe)替代所述源极区段和漏极区段的顶部部分，其中所述掺杂a-Si或a-SiGe延伸超过所述侧壁的顶部；和e)对具有第二掺杂的a-Si或a-SiGe进行亚熔化(sub-melt)激光退火以分别形成c-Si或c-SiGe从而限定所述鳍式FET的源极区和漏极区，其中所述源极区和漏极区包括各自的延伸超过所述侧壁的顶部的扩展区域部分；和f)去除在操作e)过程中未转化为c-Si或c-SiGe的任何a-Si或a-SiGe。本公开的另一个方面是上述方法，其中操作c)和d)包括：在所述源极区段和漏极区段的顶部和侧面上方沉积介电材料以限定直接位于所述源极区段和漏极区段之上的介电材料的顶部；选择性地遮蔽所述介电材料以使所述介电材料的顶部暴露；以及蚀刻穿过所述介电材料的顶部并进入所述源极区段和漏极区段以去除所述源极区段和漏极区段的顶部部分从而限定具有缩短的源极和漏极顶部区段的各源极和漏极阱结构。本公开的另一个方面是上述方法，其中操作d)包括：将所述掺杂a-Si或掺杂a-SiGe毯覆式沉积(blanketdepositing)为层，使得所述层的一部分填充所述源极和漏极阱结构并位于缩短的源极和漏极顶部区段上。本公开的另一个方面是上述方法，其中操作a)包括限定多个c-Si鳍状物并且还包括同时对所述多个c-Si鳍状物进行操作b)至f)以形成用于多个鳍式FET的多个源极区和漏极区。本公开的另一个方面是上述方法，其中亚熔化激光退火的操作e)包括在所述掺杂a-Si上方扫描激光束以具有10ns至500ns范围内的停留时间。本公开的另一个方面是上述方法，其中扫描激光束具有200nm至微米范围内的波长。本公开的另一个方面是由上述方法形成的鳍式FET产品。本公开的另一个方面是一种形成用于鳍式FET的源极区和漏极区的方法，包括：a)限定多个c-Si鳍状物，所述多个c-Si鳍状物各自具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段；b)用栅极材料覆盖每个c-Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖每个c-Si鳍状物的源极区段和漏极区段的侧面；d)用包含掺杂非晶硅(a-Si)或掺杂非晶硅-锗(a-SiGe)的掺杂非晶材料替代每个c-Si鳍状物的源极区段和漏极区段的顶部部分，所述掺杂非晶材料具有与第一掺杂相反的第二掺杂，其中所述掺杂非晶材料延伸超过所述侧壁的顶部；e)对所述a-Si进行亚熔化激光退火以形成具有第二掺杂的掺杂c-Si从而限定所述鳍式FET的源极区和漏极区，其中所述源极区和漏极区包括各自的延伸超过所述侧壁的顶部的扩展区域部分；和f)去除在操作e)中未转化为掺杂晶体材料的任何掺杂非晶材料。本公开的另一个方面是一种形成用于鳍式FET的源极区和漏极区的方法，包括：a)限定c-Si鳍状物，所述c-Si鳍状物具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段和漏极区段；b)用栅极材料覆盖所述c-Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖所述源极区段和漏极区段的侧面；d)选择性地去除所述源极区段和漏极区段的顶部部分；e)使用掺杂非晶材料的毯覆式沉积，用包含Si或SiGe的掺杂非晶材料替代所述顶部部分，所述掺杂非晶材料具有与第一掺杂相反的第二掺杂，使得所述掺杂非晶材料延伸超过所述侧壁的顶部；f)进行亚熔化激光退火以将所述掺杂非晶材料转化为包含Si或Ge并且具有第二掺杂的掺杂晶体材料从而限定所述鳍式FET的源极区和漏极区，其中所述掺杂晶体材料延伸超过所述侧壁的顶部；g)去除在操作f)过程中未转化为掺杂晶体材料的任何掺杂非晶材料。附加特征和优点在下面的具体实施方式中阐述，并且部分对于本领域技术人员来说根据所述描述将是清楚的，或者通过实践在所撰写的说明书和其权利要求书以及附图中描述的实施方案而被认识到。将要理解的是，前面的一般描述和下面的具体实施方式都仅仅是示例性的，并且旨在提供理解权利要求的性质和特征的概述或框架。附图本文档来自技高网...

【技术保护点】
1.一种形成用于鳍式FET的源极区和漏极区的方法，所述方法包括：a)限定c‑Si鳍状物，所述c‑Si鳍状物具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段、漏极区段和分隔所述源极区段与漏极区段的中央区段；b)用栅极材料覆盖所述c‑Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖所述源极区段和漏极区段的侧面，其中所述侧壁具有顶部；d)用具有与第一掺杂相反的第二掺杂的掺杂非晶硅(a‑Si)或非晶硅锗(a‑SiGe)替代所述源极区段和漏极区段的顶部部分，其中所述掺杂a‑Si或a‑SiGe延伸超过所述侧壁的顶部；和e)对具有第二掺杂的a‑Si或a‑SiGe进行亚熔化激光退火以分别形成c‑Si或c‑SiGe从而限定所述鳍式FET的源极区和漏极区，其中所述源极区和漏极区包括各自的延伸超过所述侧壁的顶部的扩展区域部分；和f)去除在操作e)过程中未转化为c‑Si或c‑SiGe的任何a‑Si或a‑SiGe。

【技术特征摘要】
2017.04.21 US 62/488,0721.一种形成用于鳍式FET的源极区和漏极区的方法，所述方法包括：a)限定c-Si鳍状物，所述c-Si鳍状物具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段、漏极区段和分隔所述源极区段与漏极区段的中央区段；b)用栅极材料覆盖所述c-Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖所述源极区段和漏极区段的侧面，其中所述侧壁具有顶部；d)用具有与第一掺杂相反的第二掺杂的掺杂非晶硅(a-Si)或非晶硅锗(a-SiGe)替代所述源极区段和漏极区段的顶部部分，其中所述掺杂a-Si或a-SiGe延伸超过所述侧壁的顶部；和e)对具有第二掺杂的a-Si或a-SiGe进行亚熔化激光退火以分别形成c-Si或c-SiGe从而限定所述鳍式FET的源极区和漏极区，其中所述源极区和漏极区包括各自的延伸超过所述侧壁的顶部的扩展区域部分；和f)去除在操作e)过程中未转化为c-Si或c-SiGe的任何a-Si或a-SiGe。2.根据权利要求1所述的方法，其中所述操作c)和d)包括：在所述源极区段和漏极区段的顶部和侧面上方沉积介电材料以限定直接位于所述源极区段和漏极区段之上的介电材料的顶部；选择性地遮蔽所述介电材料以使所述介电材料的顶部暴露；以及蚀刻穿过所述介电材料的顶部并进入所述源极区段和漏极区段以去除所述源极区段和漏极区段的顶部部分从而限定具有缩短的源极和漏极顶部区段的各源极和漏极阱结构。3.根据权利要求2所述的方法，其中操作d)包括：将所述掺杂a-Si或掺杂a-SiGe毯覆式沉积为层，使得所述层的一部分填充所述源极和漏极阱结构并位于缩短的源极和漏极顶部区段上。4.根据权利要求1所述的方法，其中操作a)包括限定多个c-Si鳍状物并且还包括同时对多个c-Si鳍状物进行操作b)至f)以形成用于多个鳍式FET的多个源极区和漏极区。5.根据权利要求1所述的方法，其中亚熔化激光退火的操作e)包括在所述掺杂a-Si上方扫描激光束以具有10ns至500ns范围内的停留时间。6.根据权利要求5所述的方法，其中扫描激光束具有200nm至微米范围内的波长。7.一种鳍式FET产品，其由包括以下的方法形成：a)限定c-Si鳍状物，所述c-Si鳍状物具有第一掺杂、相对的侧面、顶部区段，所述顶部区段具有含有顶部的顶部部分并且还具有源极区段、漏极区段和分隔所述源极区段与漏极区段的中央区段；b)用栅极材料覆盖所述c-Si鳍状物的中央部分的顶部和相对的侧面以限定所述鳍式FET的栅极；c)用由介电材料制成的侧壁覆盖所述源极区段和漏极区段的侧面，其中所述侧壁具有顶部；d)用包含掺杂非晶硅或掺杂非晶硅-锗的掺杂非晶材料替代源极区段和漏极区段的顶部部分，所述掺杂非晶材料具有与第一掺杂相反的第二掺杂，其中所述掺杂非晶材料延伸超过所述侧壁的顶部；e)对所述掺杂非晶材料进行亚熔化激光退火以形成包含晶体硅或晶体硅-锗的掺杂晶体材料,所述掺杂晶体材料具有第二掺杂以限定所述鳍式FET的源极区和漏极区，其中所述源极区和漏极区包括各自的延伸超过所述侧壁的顶部的扩展区域部...

【专利技术属性】
技术研发人员：迈克尔·H·威尔曼，
申请(专利权)人：超科技公司，
类型：发明
国别省市：美国,US