半导体装置的制造方法以及半导体装置制造方法及图纸

本发明专利技术的功率半导体装置的制造方法,依次包括：半导体基体准备工序；第一沟槽形成工序；第一绝缘膜形成工序，形成第一绝缘膜126a；栅极绝缘膜形成工序；栅电极形成工序；第二沟槽形成工序，在将第一绝缘膜126a的中央部去除后在第一沟槽116内形成第二沟槽140；第二绝缘膜形成工序，以在第二沟槽内残留有空隙122为条件在第二沟槽140的内部形成第二绝缘膜126b；屏蔽电极形成工序，在空隙122内形成屏蔽电极124；以及源电极形成工序，形成源电极。根据本发明专利技术的半导体装置的制造方法，就能够简化用于使屏蔽电极与源电极之间取得连接的工序的，并且，能够以高设计自由度来制造半导体装置。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法以及半导体装置
本专利技术涉及半导体装置的制造方法以及半导体装置。
技术介绍
以往，具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置已被普遍认知(例如，参照专利文献1)。以往的半导体装置900如图14～图17所示，能够通过实施以下方法(以往的半导体装置的制造方法)来进行制造。即，以往的半导体装置900，能够通过实施：(1)半导体基体准备工序(参照图14(a))，准备具有n+型第一半导体层912以及比第一半导体层912更低浓度的n-型第二半导体层914的半导体基体910；(2)第一沟槽形成工序(参照图14(b))，在第二半导体层914上形成规定的第一沟槽916；(3)第一绝缘膜形成工序(参照图14(c))，在第一沟槽916内的中央残留有第一空隙922的条件下通过热氧化法在第一沟槽916的内部形成第一绝缘膜926；(4)屏蔽电极形成工序(参照图14(d)以及图15(a))，在第一空隙922内形成屏蔽电极924；(5)第一绝缘膜回蚀(etchback)工序(参照图15(b))，将第一沟槽916的下部残留后对第一绝缘膜926进行回蚀；(6)栅极绝缘膜形成工序(参照图19(c))，在由屏蔽电极924的侧壁、第一沟槽916的上部的侧壁以及回蚀后的第一绝缘膜926的上端面所构成的凹部950内残留有第二空隙952的条件下在凹部950的内部形成栅极绝缘膜918；(7)栅电极形成工序(参照图15(d)以及图16(a))，在第二空隙952内形成栅电极920；(8)掺杂物区域形成工序(参照图16(b)～图16(d))，形成基极区域928、源极区域930(第一导电型高浓度扩散区域)、以及p+型接触区域932；(9)保护绝缘膜形成工序(参照图17(a))，在栅电极920以及栅极绝缘膜918上形成保护绝缘膜934；(10)绝缘膜去除工序(参照图17(b))，去除形成在屏蔽电极924的上部的绝缘膜(栅极绝缘膜以及保护绝缘膜)；以及(11)源电极形成工序(参照图17(c))，形成源电极936使其与屏蔽电极924电气连接。【先行技术文献】【专利文献1】特表2007-529115号公报然而，在以往的半导体装置的制造方法中，由于在屏蔽电极形成工序的后段中包含栅电极形成工序，因此直到源电极形成工序的前段为止会在屏蔽电极924的上部形成绝缘膜(栅极绝缘膜以及保护绝缘膜)(参照图17(a))。所以，就存在有：为了使屏蔽电极924与源电极936之间取得连接就有必要进行将形成在屏蔽电极924上部的绝缘膜(栅极绝缘膜以及保护绝缘膜)去除的绝缘膜去除工序(参照图17(b))，从而导致用于使屏蔽电极924与源电极936之间取得连接的工序变得烦杂的问题。另外，在以往的半导体装置的制造方法中，由于是在以第一沟槽916内的中央残留有第一空隙922为条件通过热氧化法在第一沟槽916的内部形成第一绝缘膜926(参照图14(c))，然后，在屏蔽电极形成工序中，在第一空隙922内形成屏蔽电极924(参照图14(d)以及图15(a))，因此也存在有：难以将屏蔽电极底部一侧的绝缘膜(第一绝缘膜)的厚度和屏蔽电极侧部一侧的绝缘膜(第一绝缘膜)的厚度设定为任意厚度，从而很难以高设计自由度来制造半导体装置的问题。因此，本专利技术鉴于上述问题，目的是提供一种能够简化用于使屏蔽电极与源电极之间取得连接的工序的，并且，能够以高设计自由度来制造半导体装置的半导体装置的制造方法。以及，提供一种通过这样的半导体装置的制造方法制造出的半导体装置。
技术实现思路
【1】本专利技术的半导体装置的制造方法，用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置，其特征在于，依次包括：半导体基体准备工序，准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体；第一沟槽形成工序，在所述第二半导体层上形成规定的第一沟槽；第一绝缘膜形成工序，形成第一绝缘膜并使其填埋所述第一沟槽的下部；栅极绝缘膜形成工序，在所述第一沟槽的上部的侧壁上形成栅极绝缘膜；栅电极形成工序，经由所述栅极绝缘膜，形成由多晶硅构成的所述栅电极；第二沟槽形成工序，在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽；第二绝缘膜形成工序，以在所述第二沟槽内残留有空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜；屏蔽电极形成工序，在所述空隙内形成所述屏蔽电极；以及源电极形成工序，形成源电极使其与所述屏蔽电极电气连接。【2】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二绝缘膜形成工序中，形成所述第二绝缘膜使其厚度比所述栅极绝缘膜的厚度更厚。【3】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二绝缘膜形成工序中，在将所述空隙的底部与所述第一沟槽的底部之间的所述第二绝缘膜的厚度定为D1，所述空隙的所述底部的深度位置中所述空隙的侧壁与所述第一沟槽的侧壁之间的所述第一绝缘膜的厚度定为d，所属空隙的所述底部的深度位置中所述空隙的所述侧壁与所述第一沟槽的所述侧壁之间的所述第二绝缘膜的厚度定为D2时，形成所述第二绝缘膜使其满足D1≤d+D2的关系。【4】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二沟槽形成工序中，将所述第二沟槽形成至所述第一沟槽的深度位置上。【5】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二沟槽形成工序中，将所述第二沟槽形成至比所述第一沟槽的深度位置更深的深度位置上。【6】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二沟槽形成工序与所述第二绝缘膜形成工序之间，进一步包括：形成第二导电型扩散区域使其与所述第二沟槽的底部相接触的第二导电型扩散区域形成工序。【7】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述第二沟槽形成工序中，形成具有底部渐窄的锥形侧面的沟槽来作为所述第二沟槽。【8】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括：在从平面上看未形成有所述第一沟槽的区域中的所述第二半导体层的表面形成第二导电型基极区域的基极区域形成工序；以及在所述基极区域的表面，形成第一导电型高浓度扩散区域使其至少有一部分暴露在所述第一沟槽的所述侧壁上的第一导电型高浓度扩散区域形成工序。【9】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括在所述基极区域的表面的规定区域上形成第二导电型接触区域的接触区域形成工序，在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括将从平面上看未形成有所述第一沟槽的区域中的所述第二绝缘膜通过回蚀去除的第二绝缘膜回蚀工序，在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极、所述第一导电型高浓度扩散区域以及所述接触区域直接连接。【10】在本专利技术的半导体装置的制造方法中，理想的情况是：在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括：在所述第二绝缘膜上形成规定的开口的开口形成工序；以及在所述开口的内部填充金属后形成金属塞的金属塞形成工序，在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极直接连接，并且，使其经本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置，其特征在于，依次包括：半导体基体准备工序，准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体；第一沟槽形成工序，在所述第二半导体层上形成规定的第一沟槽；第一绝缘膜形成工序，形成第一绝缘膜并使其填埋所述第一沟槽的下部；栅极绝缘膜形成工序，在所述第一沟槽的上部的侧壁上形成栅极绝缘膜；栅电极形成工序，经由所述栅极绝缘膜，形成由多晶硅构成的所述栅电极；第二沟槽形成工序，在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽；第二绝缘膜形成工序，以在所述第二沟槽内残留有空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜；屏蔽电极形成工序，在所述空隙内形成所述屏蔽电极；以及源电极形成工序，形成源电极使其与所述屏蔽电极电气连接。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置的制造方法，用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置，其特征在于，依次包括：半导体基体准备工序，准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体；第一沟槽形成工序，在所述第二半导体层上形成规定的第一沟槽；第一绝缘膜形成工序，形成第一绝缘膜并使其填埋所述第一沟槽的下部；栅极绝缘膜形成工序，在所述第一沟槽的上部的侧壁上形成栅极绝缘膜；栅电极形成工序，经由所述栅极绝缘膜，形成由多晶硅构成的所述栅电极；第二沟槽形成工序，在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽；第二绝缘膜形成工序，以在所述第二沟槽内残留有空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜；屏蔽电极形成工序，在所述空隙内形成所述屏蔽电极；以及源电极形成工序，形成源电极使其与所述屏蔽电极电气连接。2.根据权利要求1所述的半导体装置的制造方法，其特征在于：其中，在所述第二绝缘膜形成工序中，形成所述第二绝缘膜使其厚度比所述栅极绝缘膜的厚度更厚。3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：其中，在所述第二绝缘膜形成工序中，在将所述空隙的底部与所述第一沟槽的底部之间的所述第二绝缘膜的厚度定为D1，所述空隙的所述底部的深度位置中所述空隙的侧壁与所述第一沟槽的侧壁之间的所述第一绝缘膜的厚度定为d，所属空隙的所述底部的深度位置中所述空隙的所述侧壁与所述第一沟槽的所述侧壁之间的所述第二绝缘膜的厚度定为D2时，形成所述第二绝缘膜使其满足D1≤d+D2的关系。4.根据权利要求1至3中任意一项所述的半导体装置的制造方法，其特征在于：其中，在所述第二沟槽形成工序中，将所述第二沟槽形成至所述第一沟槽的深度位置上。5.根据权利要求1至3中任意一项所述的半导体装置的制造方法，其特征在于：其中，在所述第二沟槽形成工序中，将所述第二沟槽形成至比所述第一沟槽的深度位置更深的深度位置上。6.根据权利要求1至5中任意一项所述的半导体装置的制造方法，其特征在于：其中，在所述第二沟槽形成工序与所述第二绝缘膜形成工序之间，进一步包括：形成第二导电型扩散区域使其与所述第二沟槽的底部相接触的第二导电型扩散区域形成工序。7.根据权利要求1至6中任意一项所述的半导体装置的制造方法，其特征在于：其中，在所述第二沟槽形成工序中，形成具有底部渐窄的锥形侧面的沟槽来作为所述第二沟槽。8.根据权利要求1至7中任意一项所述的半导体装置的制造方法，其特征在于：其中，在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括：在从平面上看未形成有所述第一沟槽的区域中的所述第二半导体层的表面...

【专利技术属性】
技术研发人员：大谷欣也，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本,JP