具有低导通电阻的半导体器件结构及其制造方法技术

本发明专利技术公开了半导体器件及其制造方法。该半导体器件包括：第一P型阱区和非对称的第二P型阱区，每个阱区均形成在半导体衬底中；形成在衬底上的栅极绝缘层和栅电极；形成在栅电极的相应侧的第一N型源极/漏极区和第二N型源极/漏极区；以及N型非对称LDD区，其被形成为从第二源极/漏极区延伸，其中，非对称的第二P型阱区包围第二N型源极/漏极区和非对称LDD区，并且第一N型源极/漏极区接触不对称的第二P型阱区和衬底两者，并且非对称的第二P型阱区被形成为包围第二N型源极/漏极区且与第一N型源极/漏极区接触。

【技术实现步骤摘要】
具有低导通电阻的半导体器件结构及其制造方法相关申请的交叉引用本申请要求于2017年3月29日在韩国知识产权局提交的韩国专利申请第10-2017-0039978号的权益，其全部公开内容通过引用并入本文中以用于所有目的。
以下描述涉及具有低导通电阻(Rdson，on-stateresistance)的半导体器件结构及其制造方法。以下描述更具体地涉及具有非对称轻掺杂漏极(LDD)区和非对称阱区的半导体器件及其制造方法。
技术介绍
由于电子器件的趋势，半导体芯片需要减小的芯片尺寸和更小的晶体管尺寸。半导体器件在尺寸更小但仍保留或改善性能时更具竞争力。因此，非对称或混合器件正在开发中。在传统的混合半导体器件中，第一源极/漏极和第二源极/漏极的LDD深度彼此不同。例如，将深度浅的LDD工艺应用于第一源极/漏极，并且将深度深的LDD工艺应用于第二源极/漏极。然而，需要许多掩模来制造具有这样的不同深度的混合器件。用于制造掩模的成本相应地增加，并且半导体器件的制造时间(即，周转时间(turn-aroundtime)，“TAT”)延长。此外，无法使用传统工艺来获得源极与漏极之间的期望导通电阻(Rdson)。
技术实现思路
为了以简化的形式介绍以下将在详细描述中进一步描述的概念选择而提供了本概述。本概述并非旨在确定所要求保护的主题的关键特征或基本特征，也不旨在用来帮助确定所要求保护的主题的范围。在一个总体方面，半导体器件结构可以通过使用非对称LDD结构和非对称阱结构来改善源极与漏极之间的Rdson性能。此外，这些示例旨在通过如下来以低成本提供半导体器件的制造方法：通过在栅极形成过程之后使用非对称掩模图案形成阱区和LDD区来减少用于半导体器件的掩模的数量。在一个总体方面，一种半导体器件包括：形成在半导体衬底中的第一P型阱区和非对称的第二P型阱区；形成在衬底中的栅极绝缘层和栅电极；分别形成在栅电极旁边的第一N型源极/漏极区和第二N型源极/漏极区；以及从第二N型源极/漏极区延伸形成的N型非对称LDD区，其中，非对称的第二P型阱区包围第二N型源极/漏极区和N型非对称LDD区，第一源极/漏极区与非对称的第二P型阱区和衬底两者接触，并且非对称的第二P型阱区被形成为朝向第二源极/漏极区而不是朝向第一源极/漏极区偏移。该半导体器件还可以包括：第一P型体区，其被形成为与第一N型源极/漏极区间隔开并且形成在第一P型阱区内；第二P型体区，其被形成为与第二N型源极/漏极区间隔开并且形成在非对称的第二P型阱区内；第一沟槽，其形成在第一N型源极/漏极区与第一P型体区之间；以及第二沟槽，其形成在第二N型源极/漏极区与第二P型体区之间。半导体器件还可以包括被形成为与第一N型源极/漏极区交叠的第一间隔件以及被形成为与第二N型源极/漏极区交叠的第二间隔件。第二P型阱区可以被形成为与第一沟槽间隔开。第二P型阱区的边缘可以不延伸超过第一间隔件的外边缘。N型非对称LDD区可以不与第一N型源极/漏极区一起形成。非对称的第二P型阱区可以部分地包围第一N型源极/漏极区。非对称的第二P型阱区的横截面积和第一P型阱区的横截面积可以彼此不同。在另一总体方面，一种半导体器件的制造方法包括：在衬底中形成栅极绝缘层和栅电极；在衬底和栅电极中形成光致抗蚀剂；通过对光致抗蚀剂进行图案化来形成暴露栅电极的一部分的非对称掩模图案；通过执行第一注入以穿过暴露的栅电极的一部分来在衬底中形成非对称P型阱区；通过使用非对称掩模图案作为掩模而执行第二注入，在P型阱区上形成在栅电极的一侧交叠的N型非对称LDD区；以及在衬底中的栅电极旁边形成第一N型源极/漏极区和第二N型源极/漏极区，其中，第二N型源极/漏极区被形成为与N型非对称LDD区接触，并且非对称P型阱区被形成为相比于朝向第一N型源极/漏极区而更朝向第二N型源极//漏极区偏移。第二注入为其中注入角度倾斜的成角度注入(angledimplantation)。该半导体器件的制造方法还包括：在栅电极的侧面形成与第一N型源极/漏极区交叠的第一间隔件；以及形成与第二N型源极/漏极区交叠的第二间隔件，并且非对称P型阱区的边缘可以不超过第一间隔件的外边缘。该半导体器件的制造方法还可以包括：在衬底中形成彼此间隔开的第一沟槽和第二沟槽；通过使用覆盖栅电极的整个区域的掩模图案执行注入，形成与第一N型源极/漏极区间隔开的第一P型体区，其中第一沟槽位于第一N型源极/漏极区与第一P型体区之间；以及形成与第二N型源极/漏极区间隔开的第二P型体区，其中第二沟槽位于第二N型源极/漏极区与第二P型体区之间。根据下面的详细描述、附图和权利要求书，其他特征和方面将变得明显。附图说明图1A是示出根据示例的NMOS半导体器件的结构的图。图1B是示出根据示例的PMOS半导体器件的结构的图。图2至图10是示出根据示例的NMOS半导体器件的结构的图。图11是示出根据另一示例的NMOS半导体器件的结构的图。图12是示出根据另一示例的PMOS半导体器件的结构的图。图13是示出用于对称中压半导体器件的掩模结构的图。图14是示出根据示例的用于非对称中压半导体器件的掩模结构的图。图15是示出根据示例的NMOS半导体器件和PMOS半导体器件的电子特征的图。图16是比较根据示例的非对称半导体器件的源极/漏极与对称中压半导体器件之间的导通电阻的图。在全部附图和详细描述中，相同的附图标记指代相同的元件。附图可以不按比例绘制，并且为了清楚、说明和方便，附图中的元件的相对尺寸、比例和描述可以被夸大。具体实施方式提供了以下详细描述以帮助读者获得对本文描述的方法、装置和/或系统的全面理解。然而，在理解了本申请的公开内容之后，本文描述的方法、装置和/或系统的各种改变、修改和等同内容将是明显的。例如，在此描述的操作顺序仅仅是示例，并且不限于在此阐述的那些，而是可以如在理解本申请的公开内容之后将显而易见的那样改变，除了必须以一定顺序出现的操作之外。此外，为了更加清楚和简洁，可以省略对本领域已知的特征的描述。本文描述的特征可以以不同形式来体现，并且不应解释为限于在此描述的示例。更确切地，提供了在此描述的示例仅仅是为了说明实施在此描述的方法、装置和/或系统的许多可能方式中的一些方式，其在理解了本申请的公开内容后将显而易见。在整个说明书中，当诸如层、区或衬底的元件被描述为“在另一元件上”、“连接到”或“耦接到”另一元件时，其可以直接“在另一元件上”、“连接到”或“耦接到”另一元件，或者可以有一个或更多个其他元件介于其间。相比之下，当元件被描述为“直接在另一元件上”、“直接连接到”或“直接耦接到”另一元件时，不存在介于其间的其他元件。如本文所使用的，术语“和/或”包括任何两个或更多个相关联的所列项目中的任何一个以及任何组合。尽管在本文中可以使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、部件、区、层或部分，但是这些构件、部件、区、层或部分不受这些术语限制。更确切地，这些术语仅用于将一个构件、部件、区、层或部分与另一构件、部件、区、层或部分区分开。因此，在不背离示例的教导的情况下，本文描述的示例中涉及的第一构件、部件、区、层或部分也可以被称为第二构件、部件、区、层或部分。为了便于描述，可以使用诸如“上方”、“上面”本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一P型阱区和与所述第一P型阱区不对称的第二P型阱区，每个阱区均形成在半导体衬底中；形成在所述半导体衬底上的栅极绝缘层和栅电极；形成在所述栅电极的相应侧的第一N型源极/漏极区和第二N型源极/漏极区；以及N型轻扩散漏极区，其相对于所述栅电极不对称地形成并且从所述第二N型源极/漏极区延伸，其中，所述第二P型阱区包围所述第二N型源极/漏极区和所述N型轻扩散漏极区，并且其中，所述第一N型源极/漏极区接触所述第二P型阱区和所述半导体衬底的与所述第二P型阱区相邻的区域两者。

【技术特征摘要】
2017.03.29 KR 10-2017-00399781.一种半导体器件，包括：第一P型阱区和与所述第一P型阱区不对称的第二P型阱区，每个阱区均形成在半导体衬底中；形成在所述半导体衬底上的栅极绝缘层和栅电极；形成在所述栅电极的相应侧的第一N型源极/漏极区和第二N型源极/漏极区；以及N型轻扩散漏极区，其相对于所述栅电极不对称地形成并且从所述第二N型源极/漏极区延伸，其中，所述第二P型阱区包围所述第二N型源极/漏极区和所述N型轻扩散漏极区，并且其中，所述第一N型源极/漏极区接触所述第二P型阱区和所述半导体衬底的与所述第二P型阱区相邻的区域两者。2.根据权利要求1所述的半导体器件，还包括：第一P型体区，其被形成为与所述第一N型源极/漏极区间隔开并且在所述第一P型阱区内；第二P型体区，其被形成为与所述第二N型源极/漏极区间隔开并且在所述第二P型阱区内；第一沟槽，其形成在所述第一N型源极/漏极区与所述第一P型体区之间；以及第二沟槽，其形成在所述第二N型源极/漏极区与所述第二P型体区之间。3.根据权利要求1所述的半导体器件，还包括：第一间隔件，其被形成为与所述第一N型源极/漏极区交叠；以及第二间隔件，其被形成为与所述第二N型源极/漏极区交叠。4.根据权利要求2所述的半导体器件，其中，所述第二P型阱区被形成为与所述第一沟槽间隔开。5.根据权利要求3所述的半导体器件，其中，所述第二P型阱区的边缘不延伸超过所述第一间隔件的外边缘。6.根据权利要求1所述的半导体器件，其中，所述N型轻扩散漏极区没有形成在所述第一N型源极/漏极区中。7.根据权利要求1所述的半导体器件，其中，所述第二P型阱区部分地包围所述第一N型源极/漏极区。8.根据权利要求1所述的半导体器件，其中，所述第二P型阱区的横截面积不同于所述第一P型阱区的横截面积。9.一种半导体器件的制造方法，所述方法包括：在衬底上形成栅极绝缘层和栅电极；在所述衬底和所述栅电极上形成光致抗蚀剂；通过对所述光致抗蚀剂进行图案化来形成暴露所述栅电极的一部分的非对称掩模图案；通过执行穿过所述栅电极的暴露部分的第一注入、使用所述非对称掩模图案来在所述衬底中形成非对称P型阱区；通过使用所述非对称掩模图案作为掩模而执行第二注入，在所述非对称P型阱区中形成N型非对称轻扩散漏极区；以及在所述衬底上的所述栅电极的相应侧形成第一N型源极/漏极区和第二N型源极/漏极区；以及其中，所述第二N型源极/漏极区被形成为与所述N型非对称轻扩散漏极区接触，并且其中，所述非对称P型阱区被形成为包围所述第二N型源极/漏极区且...

【专利技术属性】
技术研发人员：张在亨，池熺奂，孙振荣，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国,KR