半导体封装组件制造技术

一种半导体封装组件，包含成形胶层、导线架单元、半导体芯片单元，及封装胶层。所述成形胶层由绝缘高分子材料构成，具有芯片区及环围所述芯片区的外围区。所述导线架单元具有多条彼此电性独立并嵌设于所述芯片区的引脚。所述半导体芯片单元具有设置于所述芯片区的顶面的半导体芯片，及多条用于令所述半导体芯片与所述引脚电连接的导线。所述封装胶层覆盖所述成形胶层的所述芯片区的顶面、所述半导体芯片单元、所述引脚外露的接线面及所述引脚外露的侧面。

Semiconductor packaging module

A semiconductor packaging assembly comprises a forming adhesive layer, a wire rack unit, a semiconductor chip unit, and a packaging adhesive layer. The forming adhesive layer is composed of an insulating polymer material and has a chip area and a peripheral area surrounding the chip area. The traverse unit has a plurality of pins electrically independent of each other and embedded in the chip area. The semiconductor chip unit has a semiconductor chip arranged on the top surface of the chip area and a plurality of wires for making the semiconductor chip electrically connected with the pin. The packaging adhesive layer covers the top surface of the chip area of the forming adhesive layer, the semiconductor chip unit, the connecting surface of the pin exposed and the side surface of the pin exposed.

【技术实现步骤摘要】
半导体封装组件
本技术是有关于一种利用四方扁平无外引脚导线架封装的封装组件，特别是指一种利用四方扁平无外引脚导线架封装且无芯片座的半导体封装组件。
技术介绍
一般利用四方扁平无外引脚(QFN，quadflatno-lead)导线架封装的半导体封装组件，因为考虑封装后半导体芯片的散热，因此，会在设有金属的芯片座设置所述半导体芯片，以协助所述半导体芯片的散热。然而，对小型化且没有太高散热要求的封装组件而言，所述芯片座的设置对所述封装组件的整体并无太多效益。此外，为了设置所述芯片座，还需要牺牲部分可设置引脚的空间以作为所述芯片座与所述导线架的边框连接，也减少了引脚的可设置空间。
技术实现思路
本技术的目的在于提供一种利用无芯片座的QFN导线架封装的半导体封装组件。本技术半导体封装组件包含成形胶层、导线架单元、半导体芯片单元，及封装胶层。所述成形胶层由绝缘高分子材料构成，具有芯片区，及环围所述芯片区的外围区，所述外围区的底面与所述芯片区的底面共平面，并共同构成所述成形胶层的底面，且所述外围区自所述底面向上的垂直高度小于所述芯片区自所述底面向上的垂直高度。所述导线架单元具有多条彼此电性独立的引脚，每一条引脚嵌设于所述芯片区，并具有由所述芯片区的底面露出并与所述芯片区的所述底面共平面的底面，及自所述芯片区的顶面露出并与所述芯片区的所述顶面共平面的接线面。所述半导体芯片单元具有设置于所述芯片区的顶面的半导体芯片，及多条用于令所述半导体芯片与所述引脚电连接的导线。所述封装胶层覆盖所述芯片区的顶面、所述半导体芯片单元、所述引脚外露的所述接线面、所述引脚外露的侧面、及至少部分的所述外围区的顶面。较佳地，所述半导体封装组件，其中，所述封装胶层不完全覆盖所述外围区的顶面，且所述封装胶层的侧周面与所述成形胶层的侧周面不共平面。较佳地，所述半导体封装组件，其中，所述封装胶层完全覆盖所述外围区的顶面，且所述封装胶层的侧周面与所述成形胶层的侧周面共平面。较佳地，所述半导体封装组件，其中，所述芯片区具有中心部，及环围所述中心部的周围部，所述引脚设置于所述周围部，所述半导体芯片设置于所述中心部，并藉由所述导线与所述引脚电连接。本技术的有益的效果在于：利用让所述半导体封装组件的所述导线架单元不具有所述芯片座，因此，不会因为芯片座而影响引脚的设置空间，可更便于小型化封装组件使用。附图说明图1是一剖视示意图，说明本技术所述半导体封装组件的实施例；图2是一剖视示意图，说明实施例的所述封装胶层的另一实施态样；图3是一俯视示意图，辅助说明所述实施例于制作过程中，尚未切割前的态样；图4是一剖视示意图，说明沿图3的IV-IV割面线的剖视结构；及图5是一剖视示意图，辅助说明图2的半导体封装组件，于制作过程中，切割前的剖视结构。具体实施方式下面结合附图及实施例对本技术进行详细说明。配合参阅图1、图3及图4，图1是本技术半导体封装组件的一实施例的剖视图。所述半导体封装组件包括一成形胶层2、一导线架单元3、一个半导体芯片单元4，及一封装胶层5。所述成形胶层2由例如环氧树脂、硅烷氧树脂等绝缘封装材料构成。具有一芯片区22及一外围区25。详细的说，所述外围区25会环围所述芯片区22，所述芯片区22具有一中心部23及一环围所述中心部23的周围部24。所述芯片区22具有彼此反向的一底面221及一顶面222，所述芯片区22的所述底面221与所述外围区25的底面251共平面，并共同构成所述成形胶层2的底面。其中，所述外围区25具有一自所述外围区25的所述底面251垂直向上的第一高度H1，所述芯片区22具有一自所述芯片区22的所述底面221垂直向上的第二高度H2，且所述第一高度H1小于第二高度H2。所述导线架单元3由铜、铜系合金或铁镍合金等导电材料构成，分别设置于所述芯片区22，且所述导线架单元3具有多条嵌设于所述芯片区22的周围部24的引脚31。所述引脚31彼此各自独立地自所述周围部24邻近所述外围区25的位置朝向所述中心部23延伸，且每一条引脚31具有一自所述芯片区22的底面221露出并与所述底面221共平面的底面311，及一自所述芯片区22的顶面222露出并与所述顶面222共平面的接线面312。所述半导体芯片单元4具有一设置于所述中心部23的顶面的半导体芯片41，及多条用以令所述半导体芯片41与所述引脚31电连接的导线42。其中，所述半导体芯片41可为一般IC芯片、发光芯片等，并无特别限制。所述封装胶层5盖覆所述半导体芯片单元4、所述芯片区22的顶面222、所述引脚31外露所述芯片区22的侧面313及所述接线面312，并完全覆盖所述外围区25的顶面253，且所述封装胶层5的侧周面51与所述外围区25的侧周面252共平面。所述封装胶层5的材料主要是由例如环氧树脂、硅烷氧树脂等绝缘封装材料所构成，且与所述成形胶层2的材料可为相同或不同。此外，要说明的是，所述封装胶层5的材料也可视所述半导体芯片41的特性及需求，而再进一步包含其它功能性添加材料，以调整所述半导体封装组件的整体性质。例如，当所述半导体芯片41为发光组件时，所述封装胶层5可再添加散射颗粒，或是荧光材料等，以改变所述发光组件的最终出光特性。要说明的是，图1中是以所述封装胶层5完全覆盖所述外围区25的顶面253，且所述封装胶层5的侧周面51与所述外围区25的侧周面252共平面为例。然实际实施时，所述封装胶层5也可以如图2所示，不完全覆盖所述外围区25的顶面253，此时，所述封装胶层5的侧周面51与所述外围区25的侧周面252不共平面。具体的说，配合参阅图1、图3，图1所示的所述半导体封装组件的制作，是先提供一可导电的材料，例如铜、铜系合金或铁镍合金等材料构成的基片。于所述基片定义多条纵向及横向排列且彼此相交的分隔岛，且两两相邻且彼此相交的横向及纵向排列的分隔岛共同定义出多个后续可经蚀刻移除后预形成的空间。接着，进行第一次蚀刻，形成一导线架半成品。所述导线架半成品具有多条纵向及横向排列且彼此间隔的连接支架，及多条所述引脚31。其中，所述连接支架即位于所述分隔岛所定义的位置且厚度小于所述基片。所述引脚31分别自所述连接支架延伸并对应位于所述空间。其中，每一个空间即为对应如图1所示的所述芯片区22，且环围每一个空间的所述连接支架即对应所述外围区25的位置。然后，将前述所述导线架半成品夹设于一模具，用模注方式灌入一成形胶材，并令所述成形胶材固化后，即可形成所述成形胶层2。接着，进行第二次蚀刻，将形成所述成形胶层2的所述导线架半成品的所述连接支架蚀刻移除至令下方相应的所述成形胶层2裸露，而让对应于所述连接支架位置的所述成形胶层2形成多数切割道21，并让所述引脚31各自电性独立彼此不连接。此时，所述引脚31所设置的位置即为每一个芯片区22的周围部24，而被所述引脚31所环围的则为所述芯片区22的中心部23，且所述切割道21具有彼此反向的底面211及顶面212。然后，进行芯片封装，将所述半导体芯片41分别设置于每一个芯片区22的所述中心部23，接着利用打线制程，将每一个半导体芯片41与对应的所述引脚31利用导线42电连接，最后再利用模注方式灌入一封装胶材，将所述封装胶材完全覆盖所述半导体芯片本文档来自技高网...

【技术保护点】
1.一种半导体封装组件，其特征在于：包含：成形胶层，由绝缘高分子材料构成，具有芯片区，及环围所述芯片区的外围区，所述外围区的底面与所述芯片区的底面共平面，并共同构成所述成形胶层的底面，且所述外围区自所述底面向上的垂直高度小于所述芯片区自所述底面向上的垂直高度；导线架单元，具有多条彼此电性独立的引脚，每一条引脚嵌设于所述芯片区，并具有由所述芯片区的底面露出，并与所述芯片区的所述底面共平面的底面，及自所述芯片区的顶面露出，并与所述芯片区的所述顶面共平面的接线面，所述引脚还有外露所述芯片区的侧面；半导体芯片单元，具有设置于所述芯片区的顶面的半导体芯片，及多条用于令所述半导体芯片与所述引脚电连接的导线；及封装胶层，覆盖所述芯片区的顶面、所述半导体芯片单元、所述引脚外露的所述接线面、所述引脚外露的侧面、及至少部分的所述外围区的顶面。

【技术特征摘要】
1.一种半导体封装组件，其特征在于：包含：成形胶层，由绝缘高分子材料构成，具有芯片区，及环围所述芯片区的外围区，所述外围区的底面与所述芯片区的底面共平面，并共同构成所述成形胶层的底面，且所述外围区自所述底面向上的垂直高度小于所述芯片区自所述底面向上的垂直高度；导线架单元，具有多条彼此电性独立的引脚，每一条引脚嵌设于所述芯片区，并具有由所述芯片区的底面露出，并与所述芯片区的所述底面共平面的底面，及自所述芯片区的顶面露出，并与所述芯片区的所述顶面共平面的接线面，所述引脚还有外露所述芯片区的侧面；半导体芯片单元，具有设置于所述芯片区的顶面的半导体芯片，及多条用于令所述半导体芯片与所述引脚电连接的导线；及...

【专利技术属性】
技术研发人员：黄嘉能，
申请(专利权)人：长华科技股份有限公司，
类型：新型
国别省市：中国台湾,71