PCS协议复用芯片和方法技术

本发明专利技术提供了一种PCS协议复用芯片和方法，该芯片包括：所述第一编码模块，用于对发送通路中的发送数据进行编码；所述第二编码模块，用于对发送通路中的发送数据进行编码；所述第三编码模块，用于对发送通路中的发送数据进行编码；所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块或者利用所述第三编码模块对所述发送数据进行编码。本发明专利技术实施例能够在同一架构下，实现按照RapidIO PCS协议和Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

PCS protocol multiplexing chip and method

The present invention provides a PCS protocol multiplexing chip and method, which include the first encoding module for encoding transmission data in a transmission path, the second encoding module for encoding transmission data in a transmission path, and the third encoding module for transmitting data in a transmission path. The data is encoded; the encoding selection module is used for receiving the first enable signal transmitted by the first enable signal line and encoding the transmitted data using the first encoding module, the second encoding module or the third encoding module under the control of the first enable signal. The embodiment of the invention can realize data transmission encapsulated by RapidIO PCS protocol and Fiber Channel PCS protocol under the same architecture, save a lot of logic resources and reduce the use cost of the chip.

【技术实现步骤摘要】
PCS协议复用芯片和方法
本专利技术涉及计算机软件
，尤其是涉及一种PCS协议复用芯片和方法。
技术介绍
高速串行(RapidIO)技术主要是面向高性能嵌入式系统的互联通信，比以太网的传输效率更高，而且由于RapidIO技术在路由、交换、容错纠错和使用方便性上有较完善的考虑，可以实现基于硬件的高性能可靠数据传输。FiberChannel计数是一种能够为存储设备、IP数据网、音频流等应用提供高速数据传输的骨干网络技术。经过多年的发展，现在已经成为一项完备的、高速的、高扩展性的网络技术。千兆以太网是在原有快速以太网基础上发展而来的，使得交换机与交换机之间和交换机与服务器之间具有更加可靠、经济的连接途径。其中IEEE802.3z定义的1000Base-X标准使用光纤作为传输媒介，数据传输速率是1Gbit/s。RapidIO、FiberChannel和1000Base-X都是具有广泛应用的协议，在一些复杂应用场景下，需要能够实现这三种协议，并能进行动态切换。尤其是在传输速率较低的场景(低于10Gbps)，这三种协议的PCS结构比较类似。现有技术在解决这个问题时，均是分别实现了三种协议，也就是在同一架构下，仅能单独实现RapidIOPCS、FiberChannelPCS和1000Base-XPCS。这种方式，占用了大量逻辑资源，而且增加了芯片的使用成本。本专利提出的在同一架构中复用RapidIO低速PCS、FiberChannel低速PCS和1000Base-XPCS的方法，对这三种PCS进行了分析，将一致的部分进行复用，不一致的部分通过选择器来选择不同协议，既减少了逻辑资源的消耗，又实现的设计目的。可以实现1.25G、2.5G、3.125G、5G、6.25G速率的RapidIO协议，实现1.0625G、2.125G、4.25G、8.5G速率的FiberChannel协议，以及1000Base-X协议。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种PCS协议复用芯片和方法，以缓解了现有技术中存在的逻辑资源浪费、芯片使用成本高的技术问题。第一方面，本专利技术实施例提供了一种PCS协议复用芯片，包括：用于处理按照RapidIOPCS协议封装的发送数据的第一编码模块、用于处理按照FiberChannelPCS协议封装的发送数据的第二编码模块、用于处理按照1000Base-XPCS协议封装的发送数据的第三编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；所述第一编码模块，用于对发送通路中的发送数据进行编码；所述第二编码模块，用于对发送通路中的发送数据进行编码；所述第三编码模块，用于对发送通路中的发送数据进行编码；所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块或者利用所述第三编码模块对所述发送数据进行编码。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，所述芯片还包括：与所述编码选择模块电性连接的加扰模块以及与所述加扰模块电性连接的发送变速箱；所述加扰模块，用于以所述编码选择模块输出的编码数据作为输入进行加扰处理；所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。结合第一方面，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，所述芯片还包括：发送端异步FIFO模块、异步时钟选择模块和与所述发送变速箱电性连接的发送端极性控制模块，所述异步时钟选择模块接第二使能信号线；所述发送端异步FIFO模块，用于对发送通路接收到的初始数据进行跨时钟域处理；所述异步时钟选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送到编码节点；所述发送端极性控制模块，用于以所述发送变速箱输出的变速数据进行反转处理。第二方面，本专利技术实施例还提供了另一种PCS协议复用芯片，包括：用于处理按照RapidIOPCS协议封装的接收数据的第一解码模块、用于处理按照FiberChannelPCS协议封装的接收数据的第二解码模块、用于处理按照1000Base-XPCS协议封装的发送数据的第三解码模块和分别与所述第一解码模块和所述第二解码模块连接的解码选择模块，所述解码选择模块接第三使能信号线；所述第一解码模块，用于对接收通路中的接收数据进行解码；所述第二解码模块，用于对接收通路中的接收数据进行解码；所述第三解码模块，用于对接收通路中的接收数据进行解码；所述解码选择模块，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块、利用所述第二解码模块或者利用所述第三解码模块对所述接收数据进行解码。结合第二方面，本专利技术实施例提供了第二方面的第一种可能的实施方式，其中，所述芯片还包括：接收端极性控制模块、同步头检测模块、接收变速箱和电性连接于所述接收变速箱与解码节点之间的解扰模块；所述接收端极性控制模块，用于对接收通道接收的初始数据进行反转处理；所述同步头检测模块，用于以所述接收端极性控制模块输出的反转数据作为输入进行包头检测处理；所述接收变速箱，用于以所述同步头检测模块输出的包头检测数据作为输入对所述初始数据进行位宽转换处理及频率转换处理；所述解扰模块，用于以所述接收变速箱输出的变速数据作为输入进行解扰处理，将解扰处理后得到的接收数据发送给所述解码节点。结合第二方面，本专利技术实施例提供了第二方面的第二种可能的实施方式，其中，所述芯片还包括：与所述解码选择模块电性连接的弹性缓存模块；所述弹性缓存模块，用于以所述解码选择模块输出的解码数据作为输入进行频率偏差校准处理。第三方面，本专利技术实施例还提供了一种PCS协议复用方法，应用如上述第一方面任一所述的PCS协议复用芯片，所述方法包括：使所述编码选择模块接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块和利用所述第三编码模块对所述发送数据进行编码。结合第三方面，本专利技术实施例提供了第三方面的第一种可能的实施方式，其中，所述方法还包括：使所述异步时钟选择模块接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送给发送到编码节点；使所述加扰模块以所述编码选择模块输出的编码数据作为输入进行加扰处理；使所述发送变速箱以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理；使所述发送端极性控制模块以所述发送变速箱输出的变速数据进行反转处理。第四方面，本专利技术实施例还提供了另一种PCS协议复用方法，应用如上述第二方面任一所述的PCS协议复用芯片，所述方法包括：使所述解码选择模块接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块、利用所述第二解码模块或者利用所述第三解码模块对所述接收数据进行解码。结合第四方面，本专利技术本文档来自技高网...

【技术保护点】
1.一种PCS协议复用芯片，其特征在于，包括：用于处理按照RapidIO PCS协议封装的发送数据的第一编码模块、用于处理按照Fiber Channel PCS协议封装的发送数据的第二编码模块、用于处理按照1000Base‑X PCS协议封装的发送数据的第三编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；所述第一编码模块，用于对发送通路中的发送数据进行编码；所述第二编码模块，用于对发送通路中的发送数据进行编码；所述第三编码模块，用于对发送通路中的发送数据进行编码；所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块或者利用所述第三编码模块对所述发送数据进行编码。

【技术特征摘要】
1.一种PCS协议复用芯片，其特征在于，包括：用于处理按照RapidIOPCS协议封装的发送数据的第一编码模块、用于处理按照FiberChannelPCS协议封装的发送数据的第二编码模块、用于处理按照1000Base-XPCS协议封装的发送数据的第三编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；所述第一编码模块，用于对发送通路中的发送数据进行编码；所述第二编码模块，用于对发送通路中的发送数据进行编码；所述第三编码模块，用于对发送通路中的发送数据进行编码；所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块、利用所述第二编码模块或者利用所述第三编码模块对所述发送数据进行编码。2.根据权利要求1所述的PCS协议复用芯片，其特征在于，还包括：与所述编码选择模块电性连接的加扰模块以及与所述加扰模块电性连接的发送变速箱；所述加扰模块，用于以所述编码选择模块输出的编码数据作为输入进行加扰处理；所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。3.根据权利要求2所述的PCS协议复用芯片，其特征在于，还包括：发送端异步FIFO模块、异步时钟选择模块和与所述发送变速箱电性连接的发送端极性控制模块，所述异步时钟选择模块接第二使能信号线；所述发送端异步FIFO模块，用于对发送通路接收到的初始数据进行跨时钟域处理；所述异步时钟选择模块，用于接收所述第二使能信号线传输的第二使能信号，在所述第二使能信号的控制下利用所述发送端异步FIFO模块对所述初始数据进行跨时钟域处理，并将得到的发送数据发送到编码节点，或者，将所述发送数据发送给发送到编码节点；所述发送端极性控制模块，用于以所述发送变速箱输出的变速数据进行反转处理。4.一种PCS协议复用芯片，其特征在于，包括：用于处理按照RapidIOPCS协议封装的接收数据的第一解码模块、用于处理按照FiberChannelPCS协议封装的接收数据的第二解码模块、用于处理按照1000Base-XPCS协议封装的发送数据的第三解码模块和分别与所述第一解码模块和所述第二解码模块连接的解码选择模块，所述解码选择模块接第三使能信号线；所述第一解码模块，用于对接收通路中的接收数据进行解码；所述第二解码模块，用于对接收通路中的接收数据进行解码；所述第三解码模块，用于对接收通路中的接收数据进行解码；所述解码选择模块，用于接收所述第三使能信号线传输的第三使能信号，在所述第三使能信号的控制下利用所述第一解码模块、利用所述第二解码模块或者利用所述第三解码模块对所述接收数据进行解码。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：刘长江，刘勤让，沈剑良，宋克，朱珂，吕平，杨镇西，陶常勇，汪欣，李沛杰，付豪，张楠，陈艇，黄雅静，张帆，
申请(专利权)人：天津芯海创科技有限公司，天津市滨海新区信息技术创新中心，
类型：发明
国别省市：天津,12