DDR内存配置空间访问方法及装置制造方法及图纸

本申请提供一种DDR内存配置空间访问方法及装置，其中，该方法应用于集成有处理器和DDR内存的系统板卡，该处理器包括内存控制器、DDR配置寄存器以及优先级逐渐递减的第1级窗口配置寄存器至第N级(N≥2且N为整数)窗口配置寄存器，该方法包括：通过地址映射函数获取DDR配置寄存器的基址映射，对DDR配置寄存器进行配置使能DDR内存的配置空间访问功能，根据第M级(2≤M≤N且M为整数)窗口配置寄存器的占用情况对第M级窗口配置寄存器进行配置，并通过配置后的第M级窗口配置寄存器访问DDR内存的配置空间以获取DDR内存的状态，简化了DDR内存的调试流程，准确定位了DDR内存的问题，缩短了调试时间。

DDR memory configuration space access method and device

This application provides a DDR memory configuration space access method and device, wherein the method is applied to a system board integrated with processor and DDR memory. The processor includes a memory controller, a DDR configuration register, and a first-level window configuration register with decreasing priority to a window configuration register of level N (N < 2 and N is an integer). The method includes: obtaining the base address mapping of the DDR configuration register by the address mapping function, configuring the DDR configuration register to enable the configuration space access of the DDR memory, configuring the window configuration register of the M-level (2 < M < N and M is an integer) according to the occupancy of the window configuration register of the M-level (2 < M < N and M is an integer), and configuring the window configuration register of the M-level through The configured M-level window configuration register accesses the configuration space of DDR memory to obtain the state of DDR memory, simplifies the debugging process of DDR memory, accurately locates the problem of DDR memory, and shortens the debugging time.

【技术实现步骤摘要】
DDR内存配置空间访问方法及装置
本申请涉及计算机
，尤其涉及一种DDR内存配置空间访问方法及装置。
技术介绍
随着处理器的大力推广，处理器作为计算机的运算核心和控制核心在各领域中的应用显著增加，越来越多搭载处理器的系统板卡开始面向应用。由于系统板卡的稳定性决定了安装该系统板卡的计算机的正常运行，因此在系统板卡的生产过程中，需要对其进行稳定性调试，以保证计算机的稳定运行。目前，一些处理器，如龙芯处理器，通过集成双倍速率(DoubleDataRate，简称DDR)内存进行数据传输，提高了配置有龙芯处理器的计算机的运行速度。然而，在实际应用中，一旦龙芯处理器处于运行状态则无法对DDR内存的配置空间进行访问，无法了解DDR内存的实时工作状态以及可能存在的问题，即无法对DDR内存的进行调试，相应的加大了系统板卡的调试难度。
技术实现思路
本申请提供一种DDR内存配置空间访问方法及装置，以解决DDR内存的调试过程困难，系统板卡的调试难度大的问题。本申请提供的一种DDR内存配置空间访问方法，所述方法应用于集成有处理器和DDR内存的系统板卡，所述处理器包括内存控制器、DDR配置寄存器和窗口配置寄存器，其中，所述窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，所述N为大于或等于2的整数，所述方法，包括：通过地址映射函数获取所述DDR配置寄存器的基址映射；根据所述DDR配置寄存器的基址映射对所述DDR配置寄存器进行配置，使能所述DDR内存的配置空间访问功能；根据所述第M级窗口配置寄存器的占用情况对所述第M级窗口配置寄存器进行配置，所述M为大于或等于2且小于或等于N的整数；通过配置后的第M级窗口配置寄存器访问所述DDR内存的配置空间以获取所述DDR内存的状态。本申请还提供一种DDR内存配置空间访问装置，所述装置集成在包括内存控制器、DDR配置寄存器和窗口配置寄存器的处理器中，所述处理器和DDR内存集成在系统板卡中，其中，所述窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，所述N为大于或等于2的整数，所述装置，包括：获取模块，用于通过地址映射函数获取所述DDR配置寄存器的基址映射；访问配置模块，用于根据所述DDR配置寄存器的基址映射对所述DDR配置寄存器进行配置，使能所述DDR内存的配置空间访问功能；窗口配置模块，用于根据所述第M级窗口配置寄存器的占用情况对所述第M级窗口配置寄存器进行配置，所述M为大于或等于2且小于或等于N的整数；访问模块，用于通过配置后的第M级窗口配置寄存器访问所述DDR内存的配置空间以获取所述DDR内存的状态。本申请实施例提供的DDR内存配置空间访问方法及装置，通过对DDR配置寄存器进行配置，使能DDR内存的配置空间访问功能，通过对窗口配置寄存器中优先级较低的第M级窗口配置寄存器进行配置，进而能够通过配置后的第M级窗口配置寄存器访问DDR内存的配置空间以获取DDR内存的状态，这样可以实时的得到DDR内存的状态，操作简单，可快速的完成DDR内存稳定性的调试，相应地降低了系统板卡的调试难度，缩短了调试时间，解决了由于DDR内存的配置空间无法被访问，致使DDR内存的调试过程困难，系统板卡的调试难度大的问题。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请提供的DDR内存配置空间访问方法实施例一的流程示意图；图2为本申请提供的DDR内存配置空间访问方法实施例二的流程示意图；图3为本申请提供的DDR内存配置空间访问方法实施例三的流程示意图；图4为本申请提供的DDR内存配置空间访问装置实施例一的结构示意图；图5为本申请提供的DDR内存配置空间访问装置实施例二的结构示意图；图6为本申请提供的DDR内存配置空间访问装置实施例三的结构示意图。具体实施方式本申请实施例提供的DDR内存配置空间访问方法及装置，主要适用于集成有处理器和DDR内存的系统板卡，该处理器包括内存控制器、DDR配置寄存器和窗口配置寄存器，该窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，通过对其中的第M级窗口配置寄存器进行重新配置，用于解决由于DDR内存的配置空间无法被访问，致使DDR内存的调试过程困难，系统板卡的调试难度大的问题。鉴于龙芯处理器的窗口配置寄存器具有多级窗口设计，本实施例以该DDR内存配置空间访问方法应用于包括N级窗口配置寄存器的龙芯处理器进行解释说明，所述N为大于或等于2的整数。在本实施例中，龙芯处理器的窗口配置寄存器，包括：优先级递减的第1级窗口配置寄存器至第N级窗口配置寄存器。也就是说，龙芯处理器可采用多级交叉开关结构，多级交叉开关窗口可分别配置，用于控制将特定地址发往特定接收端进行处理。其中，第1级窗口配置寄存器(即1级交叉开关)的级别高于第M级窗口配置寄存器(即M级交叉开关，其中，M为大于或等于2且小于或等于N的整数)，拥有默认路由设置，且该配置对整个处理器比较重要，其划分了CPU的基本框架，这个设置不被地址窗口配置寄存器所显示，为了避免后续操作时出现访问错误的问题，第1级窗口配置寄存器的配置一般也不能被随意修改。相对于第1级窗口配置寄存器，第M级窗口配置寄存器(即M级交叉开关)的地址窗口配置的限制条件会相对弱一些，主要由软件来保证重新配置地址窗口后的访问内容不会出现错误即可，因此，本申请可通过更改第M级窗口配置寄存器的配置来达到访问DDR内存空间的目的。下面，通过具体实施例对本申请的技术方案进行详细说明。需要说明的是，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。图1为本申请提供的DDR内存配置空间访问方法实施例一的流程示意图。本实施例提供的DDR内存配置空间访问方法应用于集成有处理器和DDR内存的系统板卡，该处理器包括内存控制器、DDR配置寄存器和窗口配置寄存器。其中，窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，N为大于或等于2的整数。如图1所示，本实施例提供的DDR内存配置空间访问方法，包括如下步骤：步骤11：通过地址映射函数获取DDR配置寄存器的基址映射。在本实施例中，由于内存控制器是计算机系统内部处理器控制DDR内存并且通过内存控制器使DDR内存与处理器之间交换数据的重要组成部分。因此，当需要访问DDR内存的配置空间时，首先需要对内存控制器进行操作，即打开内存控制器的节点，从而使处理器能够对DDR配置寄存器或窗口配置寄存器(实际上是第M级窗口配置寄存器，该M为大于或等于2且小于或等于N的整数)进行操作，从而实现对DDR内存的配置空间进行访问的目的。这里，内存控制器的节点是处理器和DDR内存之间的中枢，针对不同的系统板卡，每个内存控制器的节点可以设置为单个或多个，其可根据实际情况进行设定，此处不对其进行限定。值得说明的是，内存控制器决定了计算机系统所能使用的最大内存容量、内存库、内存类型和速度、内存颗粒数据深度和本文档来自技高网...

【技术保护点】
1.一种DDR内存配置空间访问方法，其特征在于，所述方法应用于集成有处理器和DDR内存的系统板卡，所述处理器包括内存控制器、DDR配置寄存器和窗口配置寄存器，其中，所述窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，所述N为大于或等于2的整数，所述方法包括：通过地址映射函数获取所述DDR配置寄存器的基址映射；根据所述DDR配置寄存器的基址映射对所述DDR配置寄存器进行配置，使能所述DDR内存的配置空间访问功能；根据所述第M级窗口配置寄存器的占用情况对所述第M级窗口配置寄存器进行配置，所述M为大于或等于2且小于或等于N的整数；通过配置后的第M级窗口配置寄存器访问所述DDR内存的配置空间以获取所述DDR内存的状态。

【技术特征摘要】
1.一种DDR内存配置空间访问方法，其特征在于，所述方法应用于集成有处理器和DDR内存的系统板卡，所述处理器包括内存控制器、DDR配置寄存器和窗口配置寄存器，其中，所述窗口配置寄存器包括优先级逐渐递减的第1级窗口配置寄存器至第N级窗口配置寄存器，所述N为大于或等于2的整数，所述方法包括：通过地址映射函数获取所述DDR配置寄存器的基址映射；根据所述DDR配置寄存器的基址映射对所述DDR配置寄存器进行配置，使能所述DDR内存的配置空间访问功能；根据所述第M级窗口配置寄存器的占用情况对所述第M级窗口配置寄存器进行配置，所述M为大于或等于2且小于或等于N的整数；通过配置后的第M级窗口配置寄存器访问所述DDR内存的配置空间以获取所述DDR内存的状态。2.根据权利要求1所述的方法，其特征在于，在所述N、所述M均为2时，所述根据所述第M级窗口配置寄存器的占用情况对所述第M级窗口配置寄存器进行配置，包括：当所述第2级窗口配置寄存器中存在未被占用的第一窗口配置寄存器时，在所述未被占用的第一窗口配置寄存器上添加所述DDR内存的地址；当所述第2级窗口配置寄存器中的所有第一窗口配置寄存器均被占用时，查找所述第2级窗口配置寄存器中的可修改第二窗口配置寄存器，所述可修改第二窗口配置寄存器为所述第2级窗口配置寄存器中优先级高于所述第一窗口配置寄存器、且被第一窗口配置寄存器包含的第二窗口配置寄存器；将所述可修改第二窗口配置寄存器的窗口地址修改为所述DDR内存的地址。3.根据权利要求1或2所述的方法，其特征在于，所述通过配置后的第M级窗口配置寄存器访问所述DDR内存的配置空间以获取所述DDR内存的状态，包括：利用所述地址映射函数获取所述DDR内存的地址映射；通过所述地址映射访问所述DDR内存的配置空间以获取所述DDR内存的状态。4.根据权利要求3所述的方法，其特征在于，所述通过所述地址映射访问所述DDR内存的配置空间以获取所述DDR内存的状态，包括：根据所述地址映射获取所述DDR内存的配置空间的配置信息；根据所述配置信息，获取所述DDR内存内差错校验功能的统计信息，所述统计信息包括：差错检验错误的计数信息；根据所述差错校验功能的统计信息，确定所述DDR内存的状态。5.根据权利要求3所述的方法，其特征在于，在所述通过所述地址映射访问所述DDR内存的配置空间以获取所述DDR内存的状态之后，所述方法还包括：释放通过所述地址映射函数获取到的所述DDR配置寄存器的基址映射和所述DDR内存的地址映射；恢复所述DDR配置寄存器和所述第M级窗口配置寄存器的初始配置。6.一种DDR内存配置空间访问装置，其特征在于，所述装置...

【专利技术属性】
技术研发人员：张宝祺，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11