一种占空比可调的高速电平移位器电路制造技术

本发明专利技术公开了一种占空比可调的高速电平移位器电路，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，通过或非逻辑，控制接入电路P管的个数，调整输出波形占空比。本发明专利技术的电平移位器不利用高压晶体管，也能将低压电平的输入信号变换为高压电平的输出信号，并且拓宽了电压转换范围，提高了信号传输速率。

A duty level adjustable high speed level shifter circuit

The invention discloses a high-speed level shifter circuit with adjustable duty cycle, including a first transistor MN1, a second transistor MN2, a third transistor LN1, a fourth transistor LN2, a fifth transistor N0, a sixth transistor LP1, a seventh transistor LP2, an eighth transistor LP3, a ninth transistor LP4, a tenth transistor MP1, and an eleventh crystal. Volume tube MP2, the first inverter, the second inverter, the third inverter, the fourth inverter, the fifth inverter, the sixth inverter, the seventh inverter, the eighth inverter and or non-gate, through or non-logic, control the number of access circuit P tube, adjust the duty cycle of output waveform. The level shifter of the invention can convert the input signal of the low voltage level into the output signal of the high voltage level without using the high voltage transistor, widen the voltage conversion range and improve the signal transmission rate.

【技术实现步骤摘要】
一种占空比可调的高速电平移位器电路
本专利技术涉及集成电路设计领域，尤其涉及集成电路I/O设计领域，具体涉及一种占空比可调的高速电平移位器电路。
技术介绍
VLSI技术使得能够实现复杂的片上系统（SoC）设计，将模拟和数字电路，以及无源元件等不同部分集成在单个芯片中。在这样的SoC中，芯片的不同部分需要以不同的电压运行，以实现最佳的速度/功率比，因此，芯片不同部分之间的通信需要电平移位器（levelshifter）将逻辑信号从一个电压电平转换到另一个电压电平。随着集成电路规模和功耗的不断提升，根据实时负载实现性能和功耗之间的最优平衡成为电路设计需要考虑的重要因素，这对levelshifter提出了新的要求，要求levelshifter不仅能够在比较宽的电压范围内完成转换，还要保证输出电平的性能。传统levelshifter的电路如图1所示。当输入电平为vss时，MN1截止，输入信号经过反相器后使MN2导通，因此，levelshifter的输出端out的电压被MN2下拉至vss，而outb被MP1充电至vdda，最后，MP2被关断。同样地，当输入电平为vdd时，MN1导通而MN2截止，MN1将outb下拉至vss，输出端out被MP2充电至vdda，最后MP1被关断。传统levelshifter在特定电压下进行转换，电压转换范围窄。此外，当在不同电压域下，由于MOS管尺寸确定，无法改变输出占空比，又会影响信号传输速度，若试图通过增大MN1的宽长比来使MP2更快导通，使MP1更早关断，来改善输出占空比，不仅会导致vdda和vss之间更大的短路电流，而且适用性窄。
技术实现思路
专利技术目的：为了克服现有技术中存在的不足，本专利技术提供一种占空比可调的高速电平移位器电路，以拓宽电压转换范围。技术方案：为解决上述技术问题，本专利技术提供一种占空比可调的高速电平移位器电路，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，其中第一晶体管MN1源极接地，漏极接第三晶体管LN1源极，栅极接第一反相器的输入端LI；第二晶体管MN2源极接地，漏极接第四晶体管LN2源极，栅极接第一反相器的输出端LB；第三晶体管LN1源极接第一晶体管MN1漏极，漏极接第三反相器输入端、第四反相器输出端和第五晶体管N0漏极，栅极经第二反相器接latch端；第四晶体管LN2源极接第二晶体管MN2漏极，漏极接第三反相器输出端、第四反相器输入端和第五反相器输入端，栅极经第二反相器接latch端；第五晶体管N0源极接地，漏极接第三反相器输出端和第四反相器输入端，栅极接VKOFF端；第六晶体管LP1源极接第四反相器输出端，漏极接第十晶体管源极，栅极经第六反相器和第七反相器接latch端；第七晶体管LP2源极接第四反相器输出端，漏极接第十晶体管源极，栅极接第八反相器输出端；第八晶体管LP3源极接第四反相器输入端，漏极接第十一晶体管MP2源极，栅极接第八反相器输出端；第九晶体管LP4源极接第四反相器输入端，漏极接第十一晶体管MP2源极，栅极经第六反相器和第七反相器接latch端；第十晶体管MP1源极接第六晶体管LP1和第七晶体管LP2的漏极，漏极接第十一晶体管MP2漏极，栅极接第一反相器的输出端LB，第十一晶体管MP2源极接第八晶体管LP3和第九晶体管LP4的漏极，漏极接第十晶体管MP1漏极，栅极接第一反相器的输入端LI；或非门的一个输入端连接EH端，另一个输入端经第六反相器和第七反相器接latch端，输出端连接第八反相器输入端。有益效果：1）本专利技术的电平移位器不利用高压晶体管，也能将低压电平的输入信号变换为高压电平的输出信号；2）本专利技术可通过Decoder/Encoder控制接入电路上拉管（P管）的个数，精确调整输出波形占空比，达到拓宽电压转换范围的目的；3）本专利技术LATCH可以加速信号的上/下拉速度，提高信号传输速率。除以上所述的本专利技术解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的优点外。为使本专利技术目的、技术方案和有益效果更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的优点做更为清楚、完整的描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。附图说明图1是传统levelshifter的电路图；图2是本专利技术的占空比可调的高速电平移位器的电路图。具体实施方式下面结合附图和具体实施例，进一步说明本专利技术方案。本专利技术提出一种占空比可调的高速电平移位器电路，通过控制接入电路P管的个数，调整输出波形占空比，以拓宽电压转换范围，包括：①输入反相器，为电路提供相反的低压信号，反相器输入端为LI，输出端为LB。②电路上下位置分别接了两组或多组N\P管MN\MP，分别为电路提供低电位和高电位，MN1、MN2源端接地，漏端接LN1\LN2的源端，栅极分别接输反相器的输入端LI和输出端LB。③由两个首尾相连的反相器组成的锁存器（latch），Latch输入端接N0的漏极。N0栅极接VKOFF端口，源极接地。④逻辑电路及占空比调节电路，其中或非门一端输入接EH端口，另一端输入接latch_in，输出与反相器相连，接LP2\LP3的栅极，控制LP2\LP3的开启与关断。latch端经过一个反相器接LN1\LN2的栅极，经过两个反相器接LP1\LP4的栅极。Latch_inB控制LN的开启，Latch_in控制LP1\LP4的开启。⑤输出反相器，用于放大来自电路输出的高电位信号，确保输出电路有足够的驱动。下面结合图2详细介绍本专利技术的电平移位器电路，该占空比可调的高速电平移位器电路，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，其中第一晶体管MN1源极接地，漏极接第三晶体管LN1源极，栅极接第一反相器的输入端LI；第二晶体管MN2源极接地，漏极接第四晶体管LN2源极，栅极接第一反相器的输出端LB；第三晶体管LN1源极接第一晶体管MN1漏极，漏极接第三反相器输入端、第四反相器输出端和第五晶体管N0漏极，栅极经第二反相器接latch端；第四晶体管LN2源极接第二晶体管MN2漏极，漏极接第三反相器输出端、第四反相器输入端和第五反相器输入端，栅极经第二反相器接latc本文档来自技高网...

【技术保护点】
1.一种占空比可调的高速电平移位器电路，其特征在于，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，其中第一晶体管MN1源极接地，漏极接第三晶体管LN1源极，栅极接第一反相器的输入端LI；第二晶体管MN2源极接地，漏极接第四晶体管LN2源极，栅极接第一反相器的输出端LB；第三晶体管LN1源极接第一晶体管MN1漏极，漏极接第三反相器输入端、第四反相器输出端和第五晶体管N0漏极，栅极经第二反相器接latch端；第四晶体管LN2源极接第二晶体管MN2漏极，漏极接第三反相器输出端、第四反相器输入端和第五反相器输入端，栅极经第二反相器接latch端；第五晶体管N0源极接地，漏极接第三反相器输出端和第四反相器输入端，栅极接VKOFF端；第六晶体管LP1源极接第四反相器输出端，漏极接第十晶体管源极，栅极经第六反相器和第七反相器接latch端；第七晶体管LP2源极接第四反相器输出端，漏极接第十晶体管源极，栅极接第八反相器输出端；第八晶体管LP3源极接第四反相器输入端，漏极接第十一晶体管MP2源极，栅极接第八反相器输出端；第九晶体管LP4源极接第四反相器输入端，漏极接第十一晶体管MP2源极，栅极经第六反相器和第七反相器接latch端；第十晶体管MP1源极接第六晶体管LP1和第七晶体管LP2的漏极，漏极接第十一晶体管MP2漏极，栅极接第一反相器的输出端LB，第十一晶体管MP2源极接第八晶体管LP3和第九晶体管LP4的漏极，漏极接第十晶体管MP1漏极，栅极接第一反相器的输入端LI；或非门的一个输入端连接EH端，另一个输入端经第六反相器和第七反相器接latch端，输出端连接第八反相器输入端。...

【技术特征摘要】
1.一种占空比可调的高速电平移位器电路，其特征在于，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，其中第一晶体管MN1源极接地，漏极接第三晶体管LN1源极，栅极接第一反相器的输入端LI；第二晶体管MN2源极接地，漏极接第四晶体管LN2源极，栅极接第一反相器的输出端LB；第三晶体管LN1源极接第一晶体管MN1漏极，漏极接第三反相器输入端、第四反相器输出端和第五晶体管N0漏极，栅极经第二反相器接latch端；第四晶体管LN2源极接第二晶体管MN2漏极，漏极接第三反相器输出端、第四反相器输入端和第五反相器输入端，栅极经第二反相器接latch端；第五晶体管N0源极接地，漏极接第三反相器输出端和第四反相器输入端，栅极接VKOFF端；第六晶体管LP1源极接第四反相器输出端，漏极接第十晶体管源极，栅极经第六反相器和第七反相器接latch端；第七晶体管LP2源极接第四反相器输出端，漏极接第十晶体管源极，栅极接第八反相器输出端；第八晶体管LP3源极接第四反相器输入端，漏极接第十一晶体管MP...

【专利技术属性】
技术研发人员：孙嘉斌，贾一平，胡凯，张超，刘紫璇，孙晓哲，
申请(专利权)人：南京胜跃新材料科技有限公司，
类型：发明
国别省市：江苏,32