具有AL(1-X)SIXO栅极绝缘体的增强模式III-氮化物器件制造技术

一种晶体管，包括：III‑N沟道层；在所述III‑N沟道层上的III‑N势垒层；源极接触和漏极接触，所述源极接触和所述漏极接触电耦合至所述III‑N沟道层；在所述III‑N势垒层上的绝缘体层；部分地在所述绝缘体层上并且部分地在所述III‑N沟道层上的栅极绝缘体，所述栅极绝缘体包括非晶态Al1‑xSixO层，其中，0.2＜x＜0.8；以及在所述栅极绝缘体上的栅极电极，所述栅极电极位于所述源极接触与所述漏极接触之间。

【技术实现步骤摘要】
【国外来华专利技术】具有AL(1-X)SIXO栅极绝缘体的增强模式III-氮化物器件
本说明书涉及半导体电子器件，特别是具有非晶态Al1-xSixO栅极绝缘体的III-氮化物(III-N)半导体电子器件。
技术介绍
大多数功率半导体器件(例如，高压P-I-N二极管)和功率晶体管(例如，功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT))通常都采用硅(Si)半导体材料来制造。碳化硅(SiC)功率器件也已经被使用。III-N器件是承载大电流并且支持高电压，并且提供非常低的电阻、高电压操作和快速切换时间的引人注目的半导体器件。一些III-N器件，例如，高电子迁移率晶体管(HEMT)和双向开关(也被称为四象限开关或者FQS)，可以是耗尽型(或者D模式)或者常开型器件，例如，具有负阈值电压的器件。也就是说，器件处于导通状态，除非将足够的负电压施加至相对于源极电极或者功率电极的栅极电极。在许多应用中，尤其是在电源开关电路中，期望利用增强模式(例如，E模式)或者常闭型器件，例如，具有正阈值电压的器件，因为这可以简化由栅极驱动电路施加至器件的信号的形式并且可以防止器件在器件或者电路故障的情况下意外导通。然而，已经证明可靠地制造和制作高压III-NE模式器件非常困难。
技术实现思路
在第一方面中，晶体管包括III-N沟道层、在III-N沟道层上的III-N势垒层、电耦合至III-N沟道层的源极接触和漏极接触、以及在III-N势垒层上的绝缘体层。晶体管进一步包括：栅极绝缘体，其中，栅极绝缘体包括非晶态Al1-xSixO层，其中，0.2＜x＜0.8；以及栅极电极，该栅极电极在栅极绝缘体上并且位于源极接触与漏极接触之间。栅极绝缘体可以进一步包括氮并且可以是非晶态Al1-xSixON层。在第二方面中，晶体管包括III-N沟道层、在III-N沟道层上的III-N势垒层、电耦合至III-N沟道层的源极接触和漏极接触、以及在III-N势垒层上的绝缘体层。晶体管进一步包括在晶体管的第一部分中的凹部，该凹部延伸通过绝缘体层和III-N势垒层两者。晶体管进一步包括：与III-N势垒层不同的III-N盖帽层，该III-N盖帽层形成在III-N沟道层上的凹部中；以及在至少部分在凹部的部分中的III-N盖帽层上的栅极绝缘体，在III-N盖帽层上的栅极绝缘体至少部分在凹部的部分中。栅极绝缘体包括非晶态Al1-xSixO层，其中，0.2＜x＜0.8。栅极绝缘体可以进一步包括氮并且可以是非晶态Al1-xSixON层。晶体管进一步包括沉积在栅极上并且至少部分在凹部中的栅极电极，其中，栅极电极位于源极接触与漏极接触之间。在第三方面中，制造III-N器件的方法包括：提供材料结构，该材料结构包括在III-N沟道层上的III-N势垒层、在III-N势垒层上的绝缘体层；以及在器件的第一部分中形成凹部。形成凹部包括：去除在器件的第一部分中的绝缘体层和III-N沟道层以暴露在器件的第一部分中的III-N沟道层。形成III-N器件可以进一步包括：形成至少部分在凹部中的非晶态Al1-xSixO层，其中，Al1-xSixO层形成在器件的第一部分中的沟道层上；以及在Al1-xSixO层上形成至少部分在凹部中的栅极电极，其中，栅极电极包括化合物半导体材料。形成Al1-xSixO层可以包括使用包含氮的源气体并且将氮引入Al1-xSixO形成非晶态Al1-xSixON层。在第四方面中，制造III-N器件的方法包括：提供材料结构，该材料结构包括在III-N沟道层上的III-N势垒层、在III-N势垒层上的绝缘体层；以及在器件的第一部分中形成凹部。形成凹部包括：去除在器件的第一部分中的绝缘体层和III-N沟道层以暴露在器件的第一部分中的III-N沟道层。形成III-N器件可以进一步包括：在III-N沟道层上形成在器件的第一部分上的凹部中的III-N盖帽层，在器件的第一部分中的III-N盖帽层上形成至少部分在凹部中的非晶态Al1-xSixO。在升高的温度下在包括氧气(oxygen)的气体环境中对III-N器件进行退火，并且在Al1-xSixO层上形成至少部分在凹部中的栅极电极，其中，栅极电极包括化合物半导体材料。以上和其它实施例可以分别可选地单独或者组合包括以下特征中的一个或者多个特征。凹部或者沟槽通过势垒层的部分可以包括垂直或者倾斜的侧壁，并且凹部或者沟槽通过绝缘体层的部分可以包括倾斜的侧壁。形成凹部可以包括：暴露在器件的第一部分中的沟道层的顶表面。去除在器件的第一部分中的绝缘体层和势垒层的部分可以包括：对在器件的第一部分中的绝缘体层和势垒层进行干法蚀刻。去除在器件的第一部分中的绝缘体层和势垒层的部分可以包括：在第一气体环境中通过干法蚀刻去除在器件的第一部分中的绝缘体层以暴露绝缘体层的第二顶表面，以及在与第一气体环境不同的第二气体环境中通过干法蚀刻去除在器件的第一部分中的势垒层的部分。绝缘体层可以包括氮化硅层并且势垒层可以包括氮化铝镓(AlxGa1-xN)层，其中，第一气体环境可以包括SF6并且第二气体环境包括Cl2。形成绝缘体层可以包括：通过金属有机化学气相沉积(MOCVD)形成第一氮化硅层作为绝缘体层。制造III-N器件还可以包括：形成至少部分在凹部中的栅极绝缘体，其中，栅极绝缘体形成在器件的第一部分中的沟道层的顶表面上。形成栅极绝缘体可以包括：将非晶态铝硅氧化物(Al1-xSixO)层沉积在凹部中。非晶态Al1-xSixO层的厚度可以在1nm与100nm之间。在Al1-xSixO层中硅部分组分与Al部分组分的比(1-x)/x可以是0.2＜x＜0.8。沉积非晶态Al1-xSixO层可以包括：在高于500℃的生长或者沉积温度下形成非晶态Al1-xSixO层。制造III-N器件可以包括：形成电耦合至沟道层的源极接触和漏极接触，以及在栅极绝缘体上形成至少部分在凹部中的栅极电极，该栅极电极位于源极接触与漏极接触之间。形成栅极绝缘体层可以包括：使用包括氮的气体环境，并且形成非晶态Al1-xSixON层。形成III-N势垒层可以包括：形成带隙比沟道层高的III-N势垒层，从而在沟道层中感生导电沟道，并且形成源极接触和漏极接触可以包括：形成电耦合至导电沟道的源极接触和漏极接触的相应欧姆接触。制造器件还可以包括：在凹部中形成电极。第二绝缘体层可以在形成电极之前形成，其中，第二绝缘体层在电极与凹部中的第一III-N层的顶表面之间。电极可以是栅极电极，由于第一III-N层与第二III-N层之间的组分差异，导电沟道可以与在第一III-N层与第二III-N层之间的界面相邻地感生，并且制造器件可以进一步包括形成源极电极和漏极电极，该源极电极和该漏极电极在栅极电极的相反侧并且电耦合至导电沟道。当将0V施加至相对于源极电极的栅极电极时，导电沟道在凹部下方的移动电荷可能大体上被耗尽，但是当将足够的正电压施加至相对于源极电极的栅极电极时，导电沟道变得充满移动电荷。电极可以包括延伸部，该延伸部朝漏极电极在绝缘体层上延伸。第二绝缘体层可以包括在电极的延伸部与绝缘体层之间的延伸部。制造器件还可以包括：在去除器件的第一部分中的绝缘体层之后，但是在对装置进行退火之前，部分地去除器件的第一部分中的第二II本文档来自技高网...

【技术保护点】
1.一种晶体管，包括：III‑N沟道层；在所述III‑N沟道层上的III‑N势垒层；源极接触和漏极接触，所述源极接触和所述漏极接触电耦合至所述III‑N沟道层；在所述III‑N势垒层上的绝缘体层；部分地在所述绝缘体层上并且部分地在所述III‑N沟道层上的栅极绝缘体，所述栅极绝缘体包括非晶态Al1‑xSixO层，其中，0.2＜x＜0.8；以及在所述栅极绝缘体上方的栅极电极，所述栅极电极位于所述源极接触与所述漏极接触之间。

【技术特征摘要】
【国外来华专利技术】2016.01.15 US 62/279,5781.一种晶体管，包括：III-N沟道层；在所述III-N沟道层上的III-N势垒层；源极接触和漏极接触，所述源极接触和所述漏极接触电耦合至所述III-N沟道层；在所述III-N势垒层上的绝缘体层；部分地在所述绝缘体层上并且部分地在所述III-N沟道层上的栅极绝缘体，所述栅极绝缘体包括非晶态Al1-xSixO层，其中，0.2＜x＜0.8；以及在所述栅极绝缘体上方的栅极电极，所述栅极电极位于所述源极接触与所述漏极接触之间。2.根据权利要求1所述的晶体管，其中，所述非晶态Al1-xSixO层的厚度在约1nm与100nm之间。3.根据权利要求1所述的晶体管，其中，所述栅极电极包括半导体材料。4.根据权利要求1所述的晶体管，其中，所述栅极电极包括氮化钛(TiN)、氮化铟(InN)、p型多晶硅、氮化钨(WN)或者铟锡氧化物(ITO)。5.根据权利要求4所述的晶体管，其中，选择所述栅极电极的组分，使得在室温下所述晶体管的阈值电压大于2V并且阈值电压迟滞小于0.5V。6.根据权利要求5所述的晶体管，其中，所述晶体管被配置为使得在操作中所述晶体管的截止状态阻断电压大于600V。7.根据权利要求1所述的晶体管，其中，在所述晶体管的第一部分中的凹部延伸通过所述绝缘体层和所述III-N势垒层。8.根据权利要求7所述的晶体管，其中，所述栅极绝缘体至少部分地在所述凹部中并且与在所述凹部中的所述III-N沟道层接触。9.根据权利要求8所述的晶体管，其中，所述栅极电极至少部分地在所述凹部中。10.根据权利要求1所述的晶体管，其中，所述非晶态Al1-xSixO层包括在与所述III-N沟道层相邻的一侧上的纳米晶体Al1-xSixO部分。11.根据权利要求10所述的晶体管，其中，所述纳米晶体Al1-xSixO部分的厚度小于所述非晶态Al1-xSixO层的厚度的40％。12.根据权利要求1所述的晶体管，其中，所述非晶态Al1-xSixO层包括氮。13.一种晶体管，包括：III-N沟道层；在所述III-N沟道层上的III-N势垒层；源极接触和漏极接触，所述源极接触和所述漏极接触电耦合至所述III-N沟道层；在所述III-N势垒层上的绝缘体层；与所述III-N势垒层不同的III-N盖帽层，所述III-N盖帽层形成在凹部中的所述III-N沟道层上，所述凹部延伸通过所述绝缘体层和所述III-N势垒层两者；在所述III-N盖帽层上的栅极绝缘体，所述栅极绝缘体至少部分地在所述凹部的一部分中，所述栅极绝缘体包括非晶态Al1-xSixO层，其中，0.2＜x＜0.8；以及沉积在所述栅极绝缘体上方并且至少部分地在所述凹部中的栅极电极，所述栅极电极位于所述源极接触与所述漏极接触之间。14.根据权利要求13所述的晶体管，其中，所述III-N盖帽层包括GaN。15.根据权利要求13所述的晶体管，其中，所述III-N盖帽层包括在所述III-N盖帽层的与所述III-N沟道层相邻的一侧上的AlGaN和在所述III-N盖帽层的与所述III-N沟道层相反的一侧上的p型GaN。16.根据权利要求13所述的晶体管，其中，所述III-N盖帽层的厚度小于10nm。17.根据权利要求13所述的晶体管，其中，所述栅极电极包括半导体材料。18.根据权利要求17所述的晶体管，其中，所述栅极电极包括氮化钛(TiN)、氮化铟(InN)、p型多晶硅、氮化钨(WN)或者铟锡氧化物(ITO)。19.根据权利要求13所述的晶体管，其中，所述非晶态Al1-xSixO层的厚度在约1nm与100nm之间。20.根据权利要求13所述的晶体管，其中，选择所述栅极电极的组分，使得在室温下所述晶体管的阈值电压大于2V并且阈值电压迟滞小于0.5V。21.根据权利要求20所述的晶体管，其中，所述晶体管被配置为使得在操作中所述晶体管的截止状态阻断电压大于600V。22.根据权利要求13所述的晶体管，其中，所述非晶态Al1-xSixO层包括在与所述III-N沟道层相邻的一侧上的纳米晶体Al1-xSixO部分。23.根据权利要求22所述的晶体管，其中，所述纳米晶体Al1-xSixO部分的厚度小于所述非晶态Al1-xSixO层的厚度的40％。24.根据权利要求13所述的晶体管，其中，所述非晶态Al1-xSixO层包含氮。25.一种制造III-N器件的方法，包括：提供材料结构，所述材料结构包括在III-N沟道层上的III-N势垒层，以及在所述III-N势垒层上的绝缘体层；在所述器件的第一部分中形成凹部，所述凹部的形成包括去除在所述器件的所述第一部分中的所述绝缘体层和所述III-N势垒层，以暴露在所述器件的所述第一部分中的所述III-N沟道层；形成至少部分地在所述凹部中的非晶态Al1-xSixO层，其中，所述非晶态Al1-xSixO层形成在所述器件的所述第一部分中的所述沟道层上方；以及在至少部分地在所述凹部中的所述Al1-xSix...

【专利技术属性】
技术研发人员：卡尔·约瑟夫·诺伊费尔德，伍墨，吉川俊英，乌梅什·米什拉，刘翔，大卫·迈克尔·罗兹，约翰·柯克·格里特尔斯，拉柯许·K·拉尔，
申请(专利权)人：创世舫电子有限公司，
类型：发明
国别省市：美国,US