一种交错并联型PFC电路制造技术

本发明专利技术公开了一种交错并联型PFC电路，包括芯片U4，U5，U6，电阻R55‑R93，电容C20‑C51。本发明专利技术的Boost PFC电路电流纹波小，减小了开关器件应力和升压电感尺寸。采用本发明专利技术的技术方案，从而能够克服传统功率因数校正电路Boost电感大，输出功率小，电路的开关器件承受电流和电压大，电流纹波大等缺点。

【技术实现步骤摘要】
一种交错并联型PFC电路
本专利技术属于充电电源
，涉及一种大型大功率的电池充电系统的功率因数校正，具体涉及一种交错并联型PFC电路。
技术介绍
随着电力电子装置的广泛运用，由于一些设备本身工作在非线性状态，会产生大量的谐波，当这些谐波电流进入电力系统时会污染电网。为了符合国际电工委员会(IEC)所提出的IEC61000-4-2标准的谐波标准电流限制，在开关电源的应用中，尽量提高其功率因数并减少在电网上的谐波污染。近年来，电动汽车和备用储能电池站的不断发展，交流电源供电设备所需的功率也在不断的提高，单级PFC已经不能满足要求了。一般在大于1KW或者2KW的大功率场合，都会使用交错式功率因数拓扑，在兼顾功率因数的同时，还能保证合适的磁性元件的设计。故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
技术实现思路
本专利技术针对现有技术的不足，提供了一种交错并联型PFC电路，用以克服传统功率因数校正电路Boost电感大，输出功率小，电路的开关器件承受电流和电压大，电流纹波大等缺点。为了克服现有技术的缺陷，本专利技术的技术方案如下：一种交错并联型PFC电路，包括芯片U4，U5，U6，电阻R55-R93，电容C20-C51；芯片U4的1脚，13脚和电容C20，C31的一端，电阻R68的一端相连接；芯片U4的2脚和PWM1的相连接；芯片U4的3脚，芯片U5的3脚，芯片U6的3脚和电容C21的一端，电阻R55的一端相连接，电阻R55的另一端和电容C22的一端相连接；芯片U4的4脚，芯片U5的4脚，芯片U6的4脚和电阻R57，R56的一端相连接；电阻R56的另一端和电容C23的一端相连接；电容C23的另一端和输入Vout相连接；芯片U4的5脚，芯片U5的5脚，芯片U6的5脚和电阻R58，R59的一端相连接，电阻R58的另一端和输入端VIN相连接；芯片U4的6脚，芯片U5的6脚，芯片U6的6脚和电容C24的一端，电阻R60的一端相连接；芯片U4的7脚和电阻R61的一端相连接；芯片U4的8脚和电阻R65的一端相连接，电阻R65的另一端和电阻R66，R67的一端，电容C28的一端相连接；芯片U4的9脚和电阻R62的一端相连接，电阻R62的另一端和电阻R63，R64的一端，电容C25的一端相连接；芯片U4的10脚，芯片U5的10脚，芯片U6的10脚和电阻R68的另一端，电阻R69的一端；芯片U4的11脚和电阻R76的一端，电容C36的一端相连接，电阻R76的另一端和电容C39的一端相连接；芯片U4的12脚和电阻R79的一端，电容C42的一端相连接，电阻R79的另一端和电容C45的一端相连接；芯片U4的14脚和输出端GDA1相连；芯片U4的15脚和电容C32的一端连接于12V；芯片U4的17脚和输出端GDB1相连；芯片U4的18脚，芯片U5的18脚，芯片U6的18脚和电容C35的一端相连接；芯片U4的19脚和电阻R70的一端相连接；芯片U4的20脚和电阻R73的一端相连接；芯片U5的1脚，13脚和电容C48，C49的一端相连接；芯片U5的2脚和PWM2的相连接；芯片U5的7脚和电阻R94的一端相连接；芯片U5的8脚和电阻R85的一端相连接，电阻R85的另一端和电阻R86，R87的一端，电容C29的一端相连接；芯片U5的9脚和电阻R82的一端相连接，电阻R82的另一端和电阻R83，R84的一端，电容C26相连接；芯片U5的11脚和电阻R77的一端，电容C37的一端相连接，电阻R77的另一端和电容C40的一端相连接；芯片U5的12脚和电阻R80的一端，电容C43的一端相连接，电阻R80的另一端和电容C46的一端相连接；芯片U55的14脚和输出端GDA2相连；芯片U5的15脚和电容C33的一端连接于12V；芯片U5的17脚和输出端GDB2相连；芯片U5的19脚和电阻R71的一端相连接；芯片U5的20脚和电阻R74的一端相连接；芯片U6的1脚，13脚和电容C50，C51的一端相连接；芯片U6的2脚和PWM3的相连接；芯片U6的7脚和电阻R95的一端相连接；芯片U6的8脚和电阻R91的一端相连接，电阻R91的另一端和电阻R92，R93的一端，电容C28的一端相连接；芯片U6的9脚和电阻R88的一端相连接，电阻R88的另一端和电阻R89，R90的一端，电容C27的一端相连接；芯片U6的11脚和电阻R78的一端，电容C38的一端相连接，电阻R78的另一端和电容C41的一端相连接；芯片U6的12脚和电阻R81的一端，电容C44的一端相连接，电阻R81的另一端和电容C47的一端相连接；芯片U5的14脚和输出端GDA3相连；芯片U6的15脚和电容C34的一端连接于12V；芯片U6的17脚和输出端GDB3相连；芯片U6的19脚和电阻R72的一端相连接；芯片U6的20脚和电阻R75的一端相连接；电容C20-C51的另一端和电阻R57，R59-R61，R94，R95，R63，R64，R66，R67，R69，R73-R75，R83-R92，的另一端连接到GND；所述芯片U4，U5，U6为UCC28070。本专利技术具有的有益效果：本专利技术利用更高阶的交错并联构成PFC电路，其中的“交错并联电路”指得是每个开关管的开关周期和占空比相同，但是导通时间是错开的。在多级交错并联电路中Δi1、Δi2、Δi3……分别表示各级输出电感L的电流，Δi表示输入电流纹波，Δi由不同时间段导通的电感电流叠加而成。减少了输入电流的纹波幅值，提高功率因数的同时，简化了EMI设计。其中k(d)是电感电流纹波比，是总的输入电流纹波与每一级电路电感电流纹波的比值，d是系统电路占空比，N是交错级数。通过公式(1)可知，当交错并联级数越大时，k(d)越小，六级交错并联电路一般<0.2，这也有利于减小电感元件的体积。最终目的是提高PFC电路的应用功率。比如说一级电路能达到1KW使用功率，通过多级电路的叠加，将应力分摊给各级电路达到更高的功率使用范围，其中需要控制好各级电路的协调工作，设计各级电路合适的工作时间以及占空比。其设计的最主要目的利用微处理器产生的同步信号对PFC模拟芯片的控制，在原有技术上对应用功率参数的提高。附图说明图1为本专利技术交错并联型PFC电路的电路图；图2为本专利技术中微处理器调制产生的同步信号波形图。具体实施方式以下将结合附图对本专利技术提供的技术方案作进一步说明。现有技术中，提升PFC的使用功率一般从以下方面出发，一是新型功率器件的应用；二是改进电路结构；三是采用多级电路交错并联；四是控制方案的研究。现如今，两级交错并联的功率因数校正已经能处理大多应用场合了，其使用功率能达到5KW，甚至更高。比如TI公司生产的UCC28070芯片，提供两级交错电路设计。然而，如何利用现有两级交错芯片实现多级交错，成为现有技术亟待解决的问题。本专利技术的技术构思是利用同步时钟信号，将多块PFC芯片进行结合，比如说将3块UCC28070芯片，通过提供同步信号进行芯片工作时段的分离，因为单块UCC28070芯片提供两级交错电路设计，所以3块芯片就能提供六级交错电路的设计。设计的最主要目的是利用已有成品的基础之上提高PFC电路的应用功率，当然采用多级级交错也带来了本文档来自技高网...

【技术保护点】
1.一种交错并联型PFC电路，其特征在于，包括芯片U4，U5，U6，电阻R55‑R93，电容C20‑C51；芯片U4的1脚，13脚和电容C20，C31的一端，电阻R68的一端相连接；芯片U4的2脚和PWM1的相连接；芯片U4的3脚，芯片U5的3脚，芯片U6的3脚和电容C21的一端，电阻R55的一端相连接，电阻R55的另一端和电容C22的一端相连接；芯片U4的4脚，芯片U5的4脚，芯片U6的4脚和电阻R57，R56的一端相连接；电阻R56的另一端和电容C23的一端相连接；电容C23的另一端和输入Vout相连接；芯片U4的5脚，芯片U5的5脚，芯片U6的5脚和电阻R58，R59的一端相连接，电阻R58的另一端和输入端VIN相连接；芯片U4的6脚，芯片U5的6脚，芯片U6的6脚和电容C24的一端，电阻R60的一端相连接；芯片U4的7脚和电阻R61的一端相连接；芯片U4的8脚和电阻R65的一端相连接，电阻R65的另一端和电阻R66，R67的一端，电容C28的一端相连接；芯片U4的9脚和电阻R62的一端相连接，电阻R62的另一端和电阻R63，R64的一端，电容C25的一端相连接；芯片U4的10脚，芯片U5的10脚，芯片U6的10脚和电阻R68的另一端，电阻R69的一端；芯片U4的11脚和电阻R76的一端，电容C36的一端相连接，电阻R76的另一端和电容C39的一端相连接；芯片U4的12脚和电阻R79的一端，电容C42的一端相连接，电阻R79的另一端和电容C45的一端相连接；芯片U4的14脚和输出端GDA1相连；芯片U4的15脚和电容C32的一端连接于12V；芯片U4的17脚和输出端GDB1相连；芯片U4的18脚，芯片U5的18脚，芯片U6的18脚和电容C35的一端相连接；芯片U4的19脚和电阻R70的一端相连接；芯片U4的20脚和电阻R73的一端相连接；芯片U5的1脚，13脚和电容C48，C49的一端相连接；芯片U5的2脚和PWM2的相连接；芯片U5的7脚和电阻R94的一端相连接；芯片U5的8脚和电阻R85的一端相连接，电阻R85的另一端和电阻R86，R87的一端，电容C29的一端相连接；芯片U5的9脚和电阻R82的一端相连接，电阻R82的另一端和电阻R83，R84的一端，电容C26相连接；芯片U5的11脚和电阻R77的一端，电容C37的一端相连接，电阻R77的另一端和电容C40的一端相连接；芯片U5的12脚和电阻R80的一端，电容C43的一端相连接，电阻R80的另一端和电容C46的一端相连接；芯片U55的14脚和输出端GDA2相连；芯片U5的15脚和电容C33的一端连接于12V；芯片U5的17脚和输出端GDB2相连；芯片U5的19脚和电阻R71的一端相连接；芯片U5的20脚和电阻R74的一端相连接；芯片U6的1脚，13脚和电容C50，C51的一端相连接；芯片U6的2脚和PWM3的相连接；芯片U6的7脚和电阻R95的一端相连接；芯片U6的8脚和电阻R91的一端相连接，电阻R91的另一端和电阻R92，R93的一端，电容C28的一端相连接；芯片U6的9脚和电阻R88的一端相连接，电阻R88的另一端和电阻R89，R90的一端，电容C27的一端相连接；芯片U6的11脚和电阻R78的一端，电容C38的一端相连接，电阻R78的另一端和电容C41的一端相连接；芯片U6的12脚和电阻R81的一端，电容C44的一端相连接，电阻R81的另一端和电容C47的一端相连接；芯片U5的14脚和输出端GDA3相连；芯片U6的15脚和电容C34的一端连接于12V；芯片U6的17脚和输出端GDB3相连；芯片U6的19脚和电阻R72的一端相连接；芯片U6的20脚和电阻R75的一端相连接；电容C20‑C51的另一端和电阻R57，R59‑R61，R94，R95，R63，R64，R66，R67，R69，R73‑R75，R83‑R92，的另一端连接到GND；所述芯片U4，U5，U6为UCC28070。...

【技术特征摘要】
1.一种交错并联型PFC电路，其特征在于，包括芯片U4，U5，U6，电阻R55-R93，电容C20-C51；芯片U4的1脚，13脚和电容C20，C31的一端，电阻R68的一端相连接；芯片U4的2脚和PWM1的相连接；芯片U4的3脚，芯片U5的3脚，芯片U6的3脚和电容C21的一端，电阻R55的一端相连接，电阻R55的另一端和电容C22的一端相连接；芯片U4的4脚，芯片U5的4脚，芯片U6的4脚和电阻R57，R56的一端相连接；电阻R56的另一端和电容C23的一端相连接；电容C23的另一端和输入Vout相连接；芯片U4的5脚，芯片U5的5脚，芯片U6的5脚和电阻R58，R59的一端相连接，电阻R58的另一端和输入端VIN相连接；芯片U4的6脚，芯片U5的6脚，芯片U6的6脚和电容C24的一端，电阻R60的一端相连接；芯片U4的7脚和电阻R61的一端相连接；芯片U4的8脚和电阻R65的一端相连接，电阻R65的另一端和电阻R66，R67的一端，电容C28的一端相连接；芯片U4的9脚和电阻R62的一端相连接，电阻R62的另一端和电阻R63，R64的一端，电容C25的一端相连接；芯片U4的10脚，芯片U5的10脚，芯片U6的10脚和电阻R68的另一端，电阻R69的一端；芯片U4的11脚和电阻R76的一端，电容C36的一端相连接，电阻R76的另一端和电容C39的一端相连接；芯片U4的12脚和电阻R79的一端，电容C42的一端相连接，电阻R79的另一端和电容C45的一端相连接；芯片U4的14脚和输出端GDA1相连；芯片U4的15脚和电容C32的一端连接于12V；芯片U4的17脚和输出端GDB1相连；芯片U4的18脚，芯片U5的18脚，芯片U6的18脚和电容C35的一端相连接；芯片U4的19脚和电阻R70的一端相连接；芯片U4的20脚和电阻R73的一端相连接；芯片U5的1脚，13脚和电容C48，C49的一端相连接；芯片U5的2脚和PWM2的相...

【专利技术属性】
技术研发人员：任建光，
申请(专利权)人：任建光，
类型：发明
国别省市：浙江,33