一种GaAs基高电子迁移率晶体管材料及其制备方法技术

本发明专利技术公开了一种GaAs基高电子迁移率晶体管材料及其制备方法，该器件包括GaAs衬底、GaAs缓冲层、InGaAs沟道层、n‑AlGaAs蚀刻停止层、N+GaAs帽层，其特征在于，所述GaAs缓冲层采用的生长温度是低温。制备方法是在GaAs衬底上低温条件下生长一层GaAs缓冲层；然后再在GaAs缓冲层上继续依次生长高电子迁移率晶体管有源区结构：InGaAs沟道层、n‑AlGaAs蚀刻停止层、N+GaAs帽层。本发明专利技术通过生长低温GaAs缓冲层取代原有的缓冲层，目的是避免在高电子迁移率晶体管结构的缓冲层处形成平行电导，从而在器件工作时产生缓冲层漏电现象，这样可以提高器件的最大工作频率，同时有效地降低器件的阈值电压。

【技术实现步骤摘要】
一种GaAs基高电子迁移率晶体管材料及其制备方法
本专利技术涉及III-V族化合物半导体薄膜材料外延生长
，具体涉及一种改进的GaAs基高电子迁移率晶体管材料及其制备方法。
技术介绍
分子束外延生长(MBE)技术基本原理是在超高真空系统中相对地放置衬底片和几个分子束源炉(喷射炉)，将要组成化合物的各种元素(As、Ga等)和掺杂剂元素(Si，Be等)分别放入不同的喷射炉内加热，使它们的分子或原子以一定的热运动速度和一定比例的束流强度喷射到加热的衬底片表面，与表面产生相互作用(包括表面迁移、分解、吸附和脱附等作用)，并进行单晶薄膜的外延生产。根据设定的程序，开关快门，改变炉温，控制生长时间，可生长出不同厚度的化合物或不同组分比例的三元、四元固溶体及异质结，制备各种超薄层结构材料。分子束外延(MBE)、金属有机气相淀积(MOCVD)等高质量超薄层生长技术以及亚微米微细加工技术的发展，使得1980年问世的高电子迁移率晶体管(HEMT)在结构上获得了不断创新，其频率、功率和低噪声性能大大提高，成为微波和毫米波器件的重要成员之一。虽然普通结构的HEMT具有很好的高频、高速性能，但是也存在有一个很大的问题，那就是其性能的温度稳定性较差。假同晶高电子迁移率晶体管(PHEMT)是对高电子迁移率晶体管(HEMT)的一种改进，基本结构参见图1。不仅提高了器件阈值电压的温度稳定性，而且也改善了器件的输出伏安特性，使得器件具有更大的输出电阻、更高的跨导、更大的电流处理能力以及更高的工作频率、更低的噪声等。PHEMT主要用于高速和高频器件，是制造GaAs功率管、低噪声管、低噪声单片电路、T/R组件和功率单片电路等微波器件的核心材料。目前的PHEMT结构，GaAs缓冲层的电阻率偏低，容易产生漏电流，降低了器件的工作频率，增加了器件的功耗。
技术实现思路
为了解决现有技术中的上述问题，本专利技术的目的是提供一种改进的GaAs基高电子迁移率晶体管材料，减少了缓冲层平行电导导致的漏电流，可提高器件的工作频率。本专利技术的另一目的是提供一种GaAs基高电子迁移率晶体管材料的制备方法。本专利技术提供的GaAs基高电子迁移率晶体管材料，包括GaAs衬底、GaAs缓冲层、InGaAs沟道层、n-AlGaAs蚀刻停止层、N+GaAs帽层，其中，所述GaAs缓冲层为低温缓冲层，其中GaAs缓冲层与InGaAs沟道层之间或InGaAs沟道层与n-AlGaAs蚀刻停止层之间还可以具有肖特基势垒层，其中一种方式是可以在GaAs缓冲层与InGaAs沟道层之间以及InGaAs沟道层与n-AlGaAs蚀刻停止层之间均分别增加肖特基势垒层，即肖特基势垒层数量为两个；另一种方式为仅GaAs缓冲层与InGaAs沟道层之间或InGaAs沟道层与n-AlGaAs蚀刻停止层之间增加一个肖特基势垒层，即肖特基势垒层数量为一个。研究发现，GaAs缓冲层电阻率偏低的主要原因在于采用580℃的生长温度，这种温度生长的缓冲层结构的电阻率接近本征GaAs晶体的电阻率，大约是7×105Ω.cm，在后期制作高电子迁移率晶体管器件时，会有一部分的电流从缓冲层经过，这时GaAs缓冲层就成为了低迁移率的平行电导层，从而降低了器件的工作频率，增加了器件的功耗。本专利技术采用200℃～400℃的GaAs缓冲层生长温度，这样生长的GaAs缓冲层具有较高的电阻率，有效解决了这一问题；同时还可以将衬底表面的施主或受主杂质钉扎在低温缓冲层，极大降低缓冲层漏电。优选地，上述GaAs基高电子迁移率晶体管材料中，所述GaAs缓冲层的电阻率为1～7×107Ω.cm。所述GaAs缓冲层的最佳电阻率为5×107Ω.cm。优选地，上述GaAs基高电子迁移率晶体管材料中，所述GaAs缓冲层的厚度为50-5000nm。本专利技术提供的以上任一所述的GaAs基高电子迁移率晶体管材料的制备方法，其包括以下步骤：在GaAs衬底上生长一层GaAs缓冲层，生长温度为200℃～400℃；然后再在GaAs缓冲层上继续依次生长：InGaAs沟道层、n-AlGaAs蚀刻停止层、N+GaAs帽层。InGaAs沟道层、n-AlGaAs蚀刻停止层、N+GaAs帽层组成高电子迁移率晶体管有源区结构。本专利技术提供的GaAs基高电子迁移率晶体管材料及其制备方法，具有如下有益效果：通过生长低温GaAs缓冲层取代原有的缓冲层，避免在高电子迁移率晶体管结构的缓冲层处形成平行电导，从而在器件工作时产生缓冲层漏电现象，这样可以提高器件的最大工作频率，同时有效地降低器件的阈值电压。附图说明图1为高电子迁移率晶体管材料基本结构。图2为实施例1GaAs基高电子迁移率晶体管材料。具体实施方式下面结合附图及实施例对本专利技术的技术方案进行具体清楚地解释，以使本领域技术人员更好地理解本专利技术。图2为本申请的高电子迁移率晶体管的基本结构，该晶体管具体为假同晶高电子迁移率晶体管，参照图1-2，所述材料包括自下而上垂直生长多个层结构，依次为GaAs衬底、GaAs缓冲层、InGaAs沟道层、n-AlGaAs蚀刻停止层、N+GaAs帽层，其中所述GaAs缓冲层采用的生长温度是200℃～400℃，特别是250℃～300℃，例如280℃，300℃等等。对于以上的PHEMT材料的基本结构并未完全限定于以上实施例，本领域技术人员可以根据需要添加其他层结构，例如可以在GaAs缓冲层与InGaAs沟道层之间或InGaAs沟道层与n-AlGaAs蚀刻停止层之间增加肖特基势垒层，该肖特基势垒层可以采用Al(Ga)As、In(Al)As、InP或其他三五族半导体材料生成，厚度为1-50nm，例如15nm，18nm，20nm或35nm等，生长温度为450-600℃，其中最佳温度为600℃。其中一种方式是可以在GaAs缓冲层与InGaAs沟道层之间以及InGaAs沟道层与n-AlGaAs蚀刻停止层之间均分别增加肖特基势垒层，即肖特基势垒层数量为两个；另一种方式为仅GaAs缓冲层与InGaAs沟道层之间或InGaAs沟道层与n-AlGaAs蚀刻停止层之间增加一个肖特基势垒层，即肖特基势垒层数量为一个。该肖特基势垒层用于在边界上形成具有整流作用的区域，使电子在沟道里面传输而减少电子在垂直方向的流动。进一步参见图2，在生长GaAs基假同晶高电子迁移率晶体管材料结构时，在半绝缘GaAs衬底上生长低温GaAs缓冲层，生长温度为200℃至400℃，替代580℃高温生长的GaAs缓冲层，在此缓冲层上继续生长PHEMT有源区结构，从而降低PHEMT器件的缓冲层漏电流。肖特基势垒层的生长方法可以参照本领域的常用生长方法进行生长。为了验证此低温GaAs缓冲层是否达到高阻和降低缓冲层漏电流的效果，需要在半绝缘GaAs衬底上生长低温GaAs缓冲层，生长温度为200℃至400℃，特别是250℃～300℃的范围，例如280℃，300℃等等，生长厚度为50-5000nm，优选厚度为200nm-500nm，例如可以采用200nm，500nm，1500nm或2000nm等。然后进行霍尔测量，以判断GaAs缓冲层的电阻率是否达到107Ω.cm量级。经过霍尔测量，结果显示GaAs缓冲层的电阻率为5×107Ω.cm，表明降低生长温度后，GaAs缓冲层的电阻率明本文档来自技高网...

【技术保护点】
1.一种GaAs基高电子迁移率晶体管材料，包括GaAs衬底、GaAs缓冲层、InGaAs沟道层、n‑AlGaAs蚀刻停止层、N+GaAs帽层，其特征在于，所述GaAs缓冲层为低温缓冲层。

【技术特征摘要】
1.一种GaAs基高电子迁移率晶体管材料，包括GaAs衬底、GaAs缓冲层、InGaAs沟道层、n-AlGaAs蚀刻停止层、N+GaAs帽层，其特征在于，所述GaAs缓冲层为低温缓冲层。2.根据权利要求1所述的GaAs基高电子迁移率晶体管材料，其特征在于，所述GaAs缓冲层与InGaAs沟道层之间还具有肖特基势垒层。3.根据权利要求1所述的GaAs基高电子迁移率晶体管材料，其特征在于，所述InGaAs沟道层与n-AlGaAs蚀刻停止层之间还具有肖特基势垒层。4.根据权利要求1或2或...

【专利技术属性】
技术研发人员：张杨，曾一平，
申请(专利权)人：中科芯电半导体科技北京有限公司，
类型：发明
国别省市：北京,11