用于智能存储柜的矩阵式锁控结构制造技术

本实用新型专利技术公开了一种用于智能存储柜的矩阵式锁控结构，包括主控处理器、与所述主控处理器相连接的通信电路和矩阵电路，所述矩阵电路包括矩阵锁控电路和矩阵反馈电路，所述矩阵锁控电路包括十个双通道MOS管，三个复合晶体管阵列芯片和三个CMOS总线收发器，第一至第五个双通道MOS管组成供电侧，第六个至第十个双通道MOS管组成接地侧。本实用新型专利技术的结构设置合理，其采用矩阵锁控电路和矩阵反馈电路，从而可以大大提高电子锁的控制路数，提高了适用范围，并且可以减少上位机的使用，可有效的降低使用成本，使用稳定性好且实用性强。

【技术实现步骤摘要】
用于智能存储柜的矩阵式锁控结构
本技术属于智能存储柜
，具体涉及一种用于智能存储柜的矩阵式锁控结构。
技术介绍
目前智能存储柜中的电子锁系统控制方面，普遍采用模块化集成的方式，由上位机、通信模块、锁控板等结构组成，上位机一般采用PC或平板电脑，通信模块采用路由，锁控板采用单路单通道控制，其虽然可以一定程度上满足市场的需求，但是其工序复杂且使用寿命短，大大增加了使用成本，故而适用性受到限制。
技术实现思路
本技术的目的是提供一种结构设置合理且可有效降低使用成本的用于智能存储柜的矩阵式锁控结构。实现本技术目的的技术方案是：一种用于智能存储柜的矩阵式锁控结构，包括主控处理器、与所述主控处理器相连接的通信电路和矩阵电路，所述矩阵电路包括矩阵锁控电路和矩阵反馈电路，所述矩阵锁控电路包括十个双通道MOS管，三个复合晶体管阵列芯片和三个CMOS总线收发器，第一至第五个双通道MOS管组成供电侧，第六个至第十个双通道MOS管组成接地侧，第一至第三个双通道MOS管连接在第一复合晶体管阵列芯片上，所述第一复合晶体管阵列芯片与第一CMOS总线收发器相连接，第五双通道MOS管至第六双通道MOS管连接在第二复合晶体管阵列芯片上且第二复合晶体管阵列芯片与第二CMOS总线收发器相连接，第八双通道MOS管至第十双通道MOS管连接在第三复合晶体管阵列芯片上且第三复位晶体管阵列芯片与第三CMOS总线收发器相连接，第四双通道MOS管的一个输出端连接在第一复合晶体管阵列芯片上另一个输出端连接在第二复合晶体管阵列芯片上，第七双通道MOS管的一个输出端连接在第二复合晶体管阵列芯片上另一个输出端连接在第三复合晶体管阵列芯片上，第二复合晶体管阵列芯片的第一引脚连接在第一CMOS总线收发器上且第七引脚连接在第三CMOS总线收发器上。还包括与所述主控处理器相连接的串联接口，所述通信电路包括GPRS通信电路和可扩展通信接口电路。所述主控处理器的主芯片型号为STM32F407ZET6。所述复合晶体管阵列芯片的型号为ULN2003，且CMOS总线收发器的主芯片型号为HCT245。本技术具有积极的效果：本技术的结构设置合理，其采用矩阵锁控电路和矩阵反馈电路，从而可以大大提高电子锁的控制路数，提高了适用范围，并且可以减少上位机的使用，可有效的降低使用成本，使用稳定性好且实用性强。附图说明为了使本技术的内容更容易被清楚的理解，下面根据具体实施例并结合附图，对本技术作进一步详细的说明，其中：图1为本技术的结构框图；图2为本技术中主控处理器的具体电路图；图3为本技术中矩阵锁控电路的具体电路图；图4为本技术中矩阵反馈电路的具体电路图。具体实施方式(实施例1)图1至图4显示了本技术的一种具体实施方式，其中图1为本技术的结构框图；图2为本技术中主控处理器的具体电路图；图3为本技术中矩阵锁控电路的具体电路图；图4为本技术中矩阵反馈电路的具体电路图。见图1至图4，一种用于智能存储柜的矩阵式锁控结构，包括主控处理器1、与所述主控处理器1相连接的通信电路2和矩阵电路3，所述矩阵电路3包括矩阵锁控电路31和矩阵反馈电路32，所述矩阵锁控电路包括十个双通道MOS管，三个复合晶体管阵列芯片和三个CMOS总线收发器，第一至第五个双通道MOS管组成供电侧，可通过IO控制其输出为VCC或者截止状态(高阻态)，其中G1-G10为控制IO口，第六个至第十个双通道MOS管组成接地侧，可通过IO控制其为GND或者截止状态(高阻态)，其中G11-G20为控制IO口，第一至第三个双通道MOS管连接在第一复合晶体管阵列芯片上，所述第一复合晶体管阵列芯片与第一CMOS总线收发器相连接，第五双通道MOS管至第六双通道MOS管连接在第二复合晶体管阵列芯片上且第二复合晶体管阵列芯片与第二CMOS总线收发器相连接，第八双通道MOS管至第十双通道MOS管连接在第三复合晶体管阵列芯片上且第三复位晶体管阵列芯片与第三CMOS总线收发器相连接，第四双通道MOS管的一个输出端连接在第一复合晶体管阵列芯片上另一个输出端连接在第二复合晶体管阵列芯片上，第七双通道MOS管的一个输出端连接在第二复合晶体管阵列芯片上另一个输出端连接在第三复合晶体管阵列芯片上，第二复合晶体管阵列芯片的第一引脚连接在第一CMOS总线收发器上且第七引脚连接在第三CMOS总线收发器上。还包括与所述主控处理器1相连接的串联接口4，串联接口包括IO接口，RS232接口、RS485接口、电源扩展接口等，所述通信电路2包括GPRS通信电路21和可扩展通信接口电路22。可扩展通信接口电路包括蓝牙、WIFI、RJ45等接口组成所述主控处理器的主芯片型号为STM32F407ZET6。所述复合晶体管阵列芯片的型号为ULN2003，且CMOS总线收发器的主芯片型号为HCT245。本技术的结构设置合理，其采用矩阵锁控电路和矩阵反馈电路，从而可以大大提高电子锁的控制路数，提高了适用范围，并且可以减少上位机的使用，可有效的降低使用成本，使用稳定性好且实用性强。显然，本技术的上述实施例仅仅是为清楚地说明本技术所作的举例，而并非是对本技术的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本技术的实质精神所引伸出的显而易见的变化或变动仍属于本技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种用于智能存储柜的矩阵式锁控结构，包括主控处理器、与所述主控处理器相连接的通信电路和矩阵电路，其特征在于：所述矩阵电路包括矩阵锁控电路和矩阵反馈电路，所述矩阵锁控电路包括十个双通道MOS管，三个复合晶体管阵列芯片和三个CMOS总线收发器，第一至第五个双通道MOS管组成供电侧，第六个至第十个双通道MOS管组成接地侧，第一至第三个双通道MOS管连接在第一复合晶体管阵列芯片上，所述第一复合晶体管阵列芯片与第一CMOS总线收发器相连接，第五双通道MOS管至第六双通道MOS管连接在第二复合晶体管阵列芯片上且第二复合晶体管阵列芯片与第二CMOS总线收发器相连接，第八双通道MOS管至第十双通道MOS管连接在第三复合晶体管阵列芯片上且第三复位晶体管阵列芯片与第三CMOS总线收发器相连接，第四双通道MOS管的一个输出端连接在第一复合晶体管阵列芯片上另一个输出端连接在第二复合晶体管阵列芯片上，第七双通道MOS管的一个输出端连接在第二复合晶体管阵列芯片上另一个输出端连接在第三复合晶体管阵列芯片上，第二复合晶体管阵列芯片的第一引脚连接在第一CMOS总线收发器上且第七引脚连接在第三CMOS总线收发器上。

【技术特征摘要】
1.一种用于智能存储柜的矩阵式锁控结构，包括主控处理器、与所述主控处理器相连接的通信电路和矩阵电路，其特征在于：所述矩阵电路包括矩阵锁控电路和矩阵反馈电路，所述矩阵锁控电路包括十个双通道MOS管，三个复合晶体管阵列芯片和三个CMOS总线收发器，第一至第五个双通道MOS管组成供电侧，第六个至第十个双通道MOS管组成接地侧，第一至第三个双通道MOS管连接在第一复合晶体管阵列芯片上，所述第一复合晶体管阵列芯片与第一CMOS总线收发器相连接，第五双通道MOS管至第六双通道MOS管连接在第二复合晶体管阵列芯片上且第二复合晶体管阵列芯片与第二CMOS总线收发器相连接，第八双通道MOS管至第十双通道MOS管连接在第三复合晶体管阵列芯片上且第三复位晶体管阵列芯片与第三CMOS总线收发器相连接，第四双通道MOS管的一个输出端连接在...

【专利技术属性】
技术研发人员：葛晓健，曹大国，
申请(专利权)人：南京敏科信息技术有限公司，
类型：新型
国别省市：江苏,32