栅极驱动单元及其驱动方法、栅极驱动电路和显示基板技术

本发明专利技术公开了一种栅极驱动单元及其驱动方法、栅极驱动电路和显示基板，包括：移位寄存器和第一输出电路，第一输出电路包括：第一控制子电路、第二控制子电路和输出子电路；其中第一控制子电路用于响应上拉节点的电压、下拉节点的电压、第二节点的电压的控制，在移位寄存器的输出阶段内的预设时间段时控制第一节点处的电压处于有效电平状态；第二控制子电路用于响应下拉节点的电压、驱动信号输出端提供的电压的控制，在第一子时间段和第三子时间段时控制第二节点处的电压处于非有效电平状态，以及在第二子时间段时控制第二节点处的电压处于有效电平状态；输出控制子电路用于响应第一节点的电压和第二节点的电压的控制，进行相应输出。

Gate driving unit and driving method, grid driving circuit and display substrate

The invention discloses a gate driving unit and its driving method, a gate driving circuit and a display substrate, including a shift register and a first output circuit, the first output circuit including a first control sub-circuit, a second control sub-circuit and an output sub-circuit, wherein the first control sub-circuit is used to respond to the electricity of a pull-up node. The voltage at the first node is controlled at an effective level during a preset period of time in the output phase of the shift register; the second control subcircuit is used to respond to the voltage at the drop-down node and to control the voltage provided by the output of the drive signal at the first subcircuit. The voltage at the second node is in an inefficient state during the interval and the third sub-period, and the voltage at the second node is in an effective state during the second sub-period; the output control sub-circuit is used to respond to the control of the voltage at the first node and the voltage at the second node for corresponding output.

【技术实现步骤摘要】
栅极驱动单元及其驱动方法、栅极驱动电路和显示基板
本专利技术涉及显示
，特别涉及一种栅极驱动单元及其驱动方法、栅极驱动电路和显示基板。
技术介绍
在对有机发光二极管(OrganicLight-EmittingDiode,简称OLED)显示面板中的OLED进行驱动的过程中，由于各驱动晶体管或OLED的性能差异(工艺导致的差异、老化导致的差异)，则会导致显示亮度不均一，因此需要对驱动晶体管或OLED的性能进行补偿。其中，外部补偿为一种常见的补偿方式。外部补偿具体是指，通过感应电路将驱动晶体管或OLED处的电流抽取出来，在读出电信号后，借助外部的集成电路芯片实施较复杂的算法，对驱动晶体管的阈值电压和迁移率的非均匀性以及OLED老化等实施补偿。在感测驱动晶体管或OLED的属性的过程中(即，感测阶段)，需要为像素单元中的感测晶体管的控制极提供一个双脉冲信号。然而，由于现有的栅极驱动电路(GateDriveronArray，简称GOA)中的各级移位寄存器只能输出单脉冲信号，而无法输出双脉冲信号，因此现有的GOA电路无法对满足感测晶体管在感测阶段的驱动需求；此时，只能采用栅极驱动芯片(IC)来对感测晶体管进行驱动，但由于栅极驱动芯片尺寸较大，因而不利于窄边框设计。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动单元及其驱动方法、栅极驱动电路和显示基板。为实现上述目的，本专利技术提供了一种栅极驱动单元，包括：移位寄存器和第一输出电路，所述第一输出电路包括：第一控制子电路、第二控制子电路和输出子电路；所述第一控制子电路和所述输出子电路连接于第一节点，所述第一控制子电路、所述第二控制子电路和所述输出子电路连接于第二节点；所述第一控制子电路与所述移位寄存器的上拉节点、所述移位寄存器的下拉节点、所述第二节点连接，用于响应所述上拉节点的电压、所述下拉节点的电压、所述第二节点的电压的控制，在所述移位寄存器的输出阶段内的预设时间段时控制所述第一节点处的电压处于有效电平状态；其中，所述预设时间段包括：连续设置的第一子时间段、第二子时间段和第三子时间段；所述第二控制子电路与所述下拉节点、所述移位寄存器的驱动信号输出端连接，用于响应所述下拉节点的电压、所述驱动信号输出端提供的电压的控制，在所述第一子时间段和所述第三子时间段时控制所述第二节点处的电压处于非有效电平状态，以及在所述第二子时间段时控制所述第二节点处的电压处于有效电平状态；所述输出控制子电路与所述第一节点、所述第二节点、第一信号输出端连接，用于响应所述第一节点的电压和所述第二节点的电压的控制，在所述第一节点的电压处于有效电平状态且所述第二节点的电压处于非有效电平状态时，通过所述第一信号输出端输出处于有效电平状态的电压，以及在所述第二节点的电压处于有效电平状态时通过所述第一信号输出端输出处于非有效电平状态的电压。可选地，所述第一控制子电路还与第一时钟信号线、第一工作电源端连接；所述第一控制子电路具体用于响应所述上拉节点的电压的控制，在所述移位寄存器的预充阶段和所述输出阶段时将所述第一时钟信号线提供的第一时钟信号写入至所述第一节点，所述第一时钟信号在所述预设时间段处于有效电平状态；以及用于响应所述下拉节点的电压的控制，在所述移位寄存器的复位阶段时将所述第一工作电源端提供的第一工作电压写入至所述第一节点；以及用于响应所述第二节点的电压的控制，在所述第二节点的电压处于有效电平状态时，将所述第一工作电压写入至所述第一节点；所述第一工作电压为处于非有效电平状态的电压。可选地，所述第一控制子电路包括：第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第一极与所述第一时钟信号线连接，所述第二晶体管的第二极与所述第一节点连接；所述第二晶体管的控制极与所述下拉节点连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第一工作电源端连接；所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第一节点连接，所述第三晶体管的第二极与所述第一工作电源端连接。可选地，所述第二控制子电路还与第二时钟信号线、第二工作电源端连接；所述第二控制子电路具体用于响应所述下拉节点的控制，在所述移位寄存器的复位阶段时将所述第二工作电源端提供的第二工作电压写入至所述第二节点；以及用于响应所述驱动信号输出端所提供的电压的控制，在所述移位寄存器的输出阶段时将所述第二时钟信号线提供的第二时钟信号输出至所述第二节点，所述第二时钟信号在所述第一子时间段和所述第三子时间段时处于非有效电平状态，所述第二时钟信号在所述第二子时间段时处于有效电平状态；所述第二工作电压为处于有效电平状态的电压。可选地，所述第二控制子电路包括：第四晶体管和第五晶体管；所述第四晶体管的控制极与所述下拉节点连接，所述第四晶体管的第一极与所述第二工作电源端连接，所述第四晶体管的第二极与所述第二节点连接；所述第五晶体管的控制极与所述驱动信号输出端连接，所述第五晶体管的第一极与所述第二节点连接，所述第五晶体管的第二极与所述第二时钟信号线连接。可选地，所述输出子电路还与有效电压提供端和第一工作电源端连接；所述输出子电路具体用于响应所述第一节点的控制，在所述第一子时间段和所述第三子时间段时将所述有效电压提供端提供的处于有效电平状态的电压写入至所述第一信号输出端；以及用于响应所述第二节点的控制，在所述第二子时间段时将所述第一工作电源端提供的第一工作电压写入至所述第一信号输出端；其中，所述第一工作电压为处于非有效电平状态的电压。可选地，所述输出子电路包括：第六晶体管、第七晶体管和第八晶体管；所述第六晶体管的控制极与预设的控制信号输入端连接，所述第六晶体管的第一极与所述第七晶体管的第一极连接，所述第六晶体管的第二极与所述第七晶体管的控制极连接；所述第七晶体管的控制极与所述第一节点连接，所述第七晶体管的第一极与所述有效电压提供端连接，所述第七晶体管的第二极与所述第一信号输出端连接；所述第八晶体管的控制极与所述第二节点连接，所述第八晶体管的第一极与所述第一信号输出端连接，所述第八晶体管的第二极与所述第一工作电源端连接；所述第一工作电压为处于非有效电平状态的电压，所述控制信号输入端所提供的控制信号在所述预设时间段处于有效电平状态。可选地，所述输出子电路还包括：电容；所述电容的第一端与第一节点连接，所述电容的第二端与所述第一信号输出端连接。可选地，所述控制信号输入端与所述有效电压提供端为同一端；所述有效电压提供端为第二工作电源端，所述第二工作电源端提供处于有效电平状态的第二工作电压；或者，所述有效电压提供端为第三时钟信号线，所述第三时钟信号线所提供的第三时钟信号在所述预设时间段处于有效电平状态。可选地，还包括：第二输出电路；所述第二输出电路与所述上拉节点、所述下拉节点和所述第二信号输出端连接，用于响应所述上拉节点的电压、所述下拉节点的电压的控制，在所述预设时间段时，通过所述第二信号输出端输出处于有效电平状态的电压。可选地，所述第二输出电路还与第一时钟信号线、第一工作电源端连接；所述第二输出电路具体用于响应所述上拉节点的电压的控制，在所述移位寄存器的预充阶段和所述输出阶本文档来自技高网...

【技术保护点】
1.一种栅极驱动单元，其特征在于，包括：移位寄存器和第一输出电路，所述第一输出电路包括：第一控制子电路、第二控制子电路和输出子电路；所述第一控制子电路和所述输出子电路连接于第一节点，所述第一控制子电路、所述第二控制子电路和所述输出子电路连接于第二节点；所述第一控制子电路与所述移位寄存器的上拉节点、所述移位寄存器的下拉节点、所述第二节点连接，用于响应所述上拉节点的电压、所述下拉节点的电压、所述第二节点的电压的控制，在所述移位寄存器的输出阶段内预设时间段时控制所述第一节点处的电压处于有效电平状态；其中，所述预设时间段包括：连续设置的第一子时间段、第二子时间段和第三子时间段；所述第二控制子电路与所述下拉节点、所述移位寄存器的驱动信号输出端连接，用于响应所述下拉节点的电压、所述驱动信号输出端提供的电压的控制，在所述第一子时间段和所述第三子时间段时控制所述第二节点处的电压处于非有效电平状态，以及在所述第二子时间段时控制所述第二节点处的电压处于有效电平状态；所述输出控制子电路与所述第一节点、所述第二节点、第一信号输出端连接，用于响应所述第一节点的电压和所述第二节点的电压的控制，在所述第一节点的电压处于有效电平状态且所述第二节点的电压处于非有效电平状态时，通过所述第一信号输出端输出处于有效电平状态的电压，以及在所述第二节点的电压处于有效电平状态时通过所述第一信号输出端输出处于非有效电平状态的电压。...

【技术特征摘要】
1.一种栅极驱动单元，其特征在于，包括：移位寄存器和第一输出电路，所述第一输出电路包括：第一控制子电路、第二控制子电路和输出子电路；所述第一控制子电路和所述输出子电路连接于第一节点，所述第一控制子电路、所述第二控制子电路和所述输出子电路连接于第二节点；所述第一控制子电路与所述移位寄存器的上拉节点、所述移位寄存器的下拉节点、所述第二节点连接，用于响应所述上拉节点的电压、所述下拉节点的电压、所述第二节点的电压的控制，在所述移位寄存器的输出阶段内预设时间段时控制所述第一节点处的电压处于有效电平状态；其中，所述预设时间段包括：连续设置的第一子时间段、第二子时间段和第三子时间段；所述第二控制子电路与所述下拉节点、所述移位寄存器的驱动信号输出端连接，用于响应所述下拉节点的电压、所述驱动信号输出端提供的电压的控制，在所述第一子时间段和所述第三子时间段时控制所述第二节点处的电压处于非有效电平状态，以及在所述第二子时间段时控制所述第二节点处的电压处于有效电平状态；所述输出控制子电路与所述第一节点、所述第二节点、第一信号输出端连接，用于响应所述第一节点的电压和所述第二节点的电压的控制，在所述第一节点的电压处于有效电平状态且所述第二节点的电压处于非有效电平状态时，通过所述第一信号输出端输出处于有效电平状态的电压，以及在所述第二节点的电压处于有效电平状态时通过所述第一信号输出端输出处于非有效电平状态的电压。2.根据权利要求1所述的栅极驱动单元，其特征在于，所述第一控制子电路还与第一时钟信号线、第一工作电源端连接；所述第一控制子电路具体用于响应所述上拉节点的电压的控制，在所述移位寄存器的预充阶段和所述输出阶段时将所述第一时钟信号线提供的第一时钟信号写入至所述第一节点，所述第一时钟信号在所述预设时间段处于有效电平状态；以及用于响应所述下拉节点的电压的控制，在所述移位寄存器的复位阶段时将所述第一工作电源端提供的第一工作电压写入至所述第一节点；以及用于响应所述第二节点的电压的控制，在所述第二节点的电压处于有效电平状态时，将所述第一工作电压写入至所述第一节点；所述第一工作电压为处于非有效电平状态的电压。3.根据权利要求2所述的栅极驱动单元，其特征在于，所述第一控制子电路包括：第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第一极与所述第一时钟信号线连接，所述第二晶体管的第二极与所述第一节点连接；所述第二晶体管的控制极与所述下拉节点连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第一工作电源端连接；所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第一节点连接，所述第三晶体管的第二极与所述第一工作电源端连接。4.根据权利要求1所述的栅极驱动单元，其特征在于，所述第二控制子电路还与第二时钟信号线、第二工作电源端连接；所述第二控制子电路具体用于响应所述下拉节点的控制，在所述移位寄存器的复位阶段时将所述第二工作电源端提供的第二工作电压写入至所述第二节点；以及用于响应所述驱动信号输出端所提供的电压的控制，在所述移位寄存器的输出阶段时将所述第二时钟信号线提供的第二时钟信号输出至所述第二节点，所述第二时钟信号在所述第一子时间段和所述第三子时间段时处于非有效电平状态，所述第二时钟信号在所述第二子时间段时处于有效电平状态；所述第二工作电压为处于有效电平状态的电压。5.根据权利要求4所述的栅极驱动单元，其特征在于，所述第二控制子电路包括：第四晶体管和第五晶体管；所述第四晶体管的控制极与所述下拉节点连接，所述第四晶体管的第一极与所述第二工作电源端连接，所述第四晶体管的第二极与所述第二节点连接；所述第五晶体管的控制极与所述驱动信号输出端连接，所述第五晶体管的第一极与所述第二节点连接，所述第五晶体管的第二极与所述第二时钟信号线连接。6.根据权利要求1所述的栅极驱动单元，其特征在于，所述输出子电路还与有效电压提供端和第一工作电源端连接；所述输出子电路具体用于响应所述第一节点的控制，在所述第一子时间段和所述第三子时间段时将所述有效电压提供端提供的处于有效电平状态的电压写入至所述第一信号输出端；以及用于响应所述第二节点的控制，在所述第二子时间段时将所述第一工作电源端提供的第一工作电压写入至所述第一信号输出端；其中，所述第一工作电压为处于非有效电平状态的电压。...

【专利技术属性】
技术研发人员：袁志东，袁粲，徐海侠，李蒙，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11