阵列基板、显示屏及显示装置制造方法及图纸

本发明专利技术涉及一种阵列基板、显示屏及显示装置，该阵列基板上对应的显示区包括异形显示区和非异形显示区，阵列基板包括与显示区中像素连接的信号线。在异形显示区的至少一条信号线连接至少一个晶体管，晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。

Array substrate, display screen and display device

The invention relates to an array substrate, a display screen and a display device. The corresponding display area on the array substrate includes a special-shaped display area and a non-special display area, and the array substrate includes a signal line connected with a pixel in the display area. At least one signal line in the heteromorphic display area is connected with at least one transistor, the source and drain of the transistor are short connected to the corresponding signal line, and the gate of the transistor is connected with a fixed potential signal. By connecting the transistor with the signal line in the special-shaped display area and increasing the load of the signal line in the special-shaped display area, the technical problem of uneven brightness of the image displayed in the special-shaped display area and the non-special-shaped display area is solved, and the display effect is improved.

【技术实现步骤摘要】
阵列基板、显示屏及显示装置
本专利技术涉及显示
，特别是涉及一种阵列基板、显示屏及显示装置。
技术介绍
目前，常见的显示装置，例如显示器、电视机、手机、平板电脑等，其显示屏通常为规则的矩形。随着显示技术的发展，矩形的显示屏已经不能满足用户多样化的使用需求。因而，显示屏的形状越来越多样化。通常，非矩形的显示屏称为异形显示屏。异形显示屏包括异形显示区与非异形显示区。异形显示区中的每行像素个数与非异形显示区的每行像素个数不同。在传统技术中，显示面板中的驱动电路通过不同的扫描线控制对应行上的像素。然而，扫描线为对应行上的像素提供相同的扫描信号时，异形显示区与非异形显示区因每行像素个数不同会导致扫描线上的负载不同，从而使显示的图像亮度不均，影响显示效果。
技术实现思路
基于此，有必要针对传统技术中异形显示区与非异形显示区因像素数量不同而导致显示图像亮度不均的技术问题，提供一种阵列基板、显示屏及显示装置。一种阵列基板，所述的阵列基板包括：基板，所述基板上设置有显示区和围绕所述显示区的非显示区，所述显示区包括阵列排布的像素；所述显示区划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；信号线，位于所述显示区且与所述像素连接；在所述异形显示区，所述信号线中的至少一条所述信号线连接至少一个晶体管，至少一条所述信号线连接所述晶体管的源极和漏极，所述晶体管的栅极连接固定电位信号。在其中一个实施例中，所述信号线包括扫描信号线、数据信号线、发射控制信号线中的至少一种。在其中一个实施例中，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的至少一个所述晶体管的栅极面积与所在行的像素数量呈负相关。在其中一个实施例中，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；，在每个子异形显示区，每一行像素所对应的所述晶体管的栅极面积与所在的所述子异形显示区的每一行上的像素数量呈负相关。在其中一个实施例中，在所述异形显示区，至少一条所述信号线分别连接多个所述晶体管，多个所述晶体管位于所述非显示区；多个所述晶体管的源极和漏极互相连接并通过第一引出线连接至每条所述信号线，多个所述晶体管的栅极互相连接并通过第二引出线连接至所述固定电位信号。在其中一个实施例中，每条所述信号线连接的所述晶体管的数量随着每条所述信号线所对应的像素数量的减少而增大。在其中一个实施例中，所述第一引出线的宽度随着每条所述信号线所对应的像素数量的减少而减小；或所述第一引出线的长度随着每条所述信号线所对应的像素数量的减少而增加；或所述第一引出线的厚度随着每条所述信号线所对应的像素数量的减少而减小在其中一个实施例中，对所述信号线连接的驱动器单侧设置或者双侧设置在所述非显示区。一种显示屏，包括上述任一实施例中的阵列基板。一种显示装置，包括如上述实施例中所述的显示屏。上述阵列基板、显示屏及显示装置，该阵列基板上对应的显示区包括异形显示区和非异形显示区，阵列基板包括与显示区中像素连接的信号线。在异形显示区的至少一条信号线连接至少一个晶体管，晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载，解决了异形显示区与非异形显示区中显示的图像亮度不均的技术问题，改善了显示效果。附图说明图1为本申请一个实施例中阵列基板的结构示意图；图2为本申请一个实施例中晶体管的结构示意图；图3为本申请一个实施例中驱动器单侧设置的阵列基板的结构示意图；图4为本申请一个实施例中阵列基板的结构示意图；图5为本申请一个实施例中的多个子异形显示区的结构示意图；图6为本申请一个实施例中阵列基板的结构示意图；图7为本申请一个实施例中阵列基板的结构示意图；图8为本申请一个实施例中阵列基板的结构示意图；图9为本申请一个实施例中驱动器双侧设置的阵列基板的结构示意图；图10为本申请一个实施例中显示装置的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。在一个实施例中，请参见图1，本申请提供一种阵列基板，该阵列基板包括基板，基板上设置有显示区和围绕显示区的非显示区110，显示区域划分为异形显示区120和非异形显示区130，该基板上对应的显示区域包括阵列排布的像素140，异形显示区120每一行的像素数量均小于非异形显示区130任一行的像素数量。其中，驱动器在驱动异形显示区每行上的像素及非异形显示区每行上的像素时，由于异形显示区与非异形显示区每行上的像素数量不等，即负载不同，这会导致异形显示区和非异形显示区的显示效果不均匀。可以理解的是，非异形显示区中的各行像素数量相等，非异形显示区一般是规则区域，例如，非异形显示区的形状为矩形。非异形显示区每行上的像素数量一般相等，负载基本一致，则非异形显示区中的每行像素的发光特性保持一致。请参见图1，该阵列基板还包括信号线，信号线位于异形显示区120和非异形显示区130，与阵列排布的像素连接。在异形显示区120，信号线中的至少一条信号线连接至少一个晶体管150，晶体管150的源极和漏极短接，至少一条信号线连接晶体管150的源极和漏极，晶体管150的栅极连接固定电位信号Vf。其中，晶体管150可以是低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。晶体管150可以采用P型薄膜晶体管，也可以采用N型薄膜晶体管。在晶体管150采用P型薄膜晶体管时，在晶体管的栅极输入低电平信号；在晶体管150采用N型薄膜晶体管时，在晶体管的栅极输入高电平信号。固定电位信号Vf是直流电压信号，固定电位信号Vf可以是电源正极信号，固定电位信号Vf也可以是电源负极信号，固定电位信号Vf还可以是电位固定的参考电压信号。则采用P型薄膜晶体管时，晶体管150的栅极可以连接电源负极信号或者负的参考电压信号；采用N型薄膜晶体管时，晶体管150的栅极可以连接电源正极信号或者正的参考电压信号。在本实施例中，在异形显示区的至少一条信号线连接至少一个晶体管，且晶体管的源极和漏极短接并连接至相应的信号线上，晶体管的栅极连接固定电位信号。通过在异形显示区的信号线连接晶体管，增大异形显示区中信号线的负载。请参见图2，晶体管包括缓冲层210、位于缓冲层210上的半导体层(未标出)、位于半导体层上的栅氧化层230、位于栅氧化层230远离半导体层一侧的栅极240、位于栅极240上的间绝缘层250、位于间绝缘层250远离半导体层一侧的源漏金属层，半导体层包括源极221、漏极222和沟道223。源漏金属层包括源极金属引线261和漏极金属引线262。在本实施例中，晶体管对应的栅氧化层230的厚度小于电容氧化层(未示出)的厚度，其中，电容氧化层指的是电容第一极板与电容第二极板之间的介质层。一般情况下，当栅氧化层230与电容氧化层介电常数相等时，则晶体管的单位面积电容本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述的阵列基板包括：基板，所述基板上设置有显示区和围绕所述显示区的非显示区，所述显示区包括阵列排布的像素；所述显示区划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；信号线，位于所述显示区且与所述像素连接；在所述异形显示区，所述信号线中的至少一条所述信号线连接至少一个晶体管，至少一条所述信号线连接所述晶体管的源极和漏极，所述晶体管的栅极连接固定电位信号。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述的阵列基板包括：基板，所述基板上设置有显示区和围绕所述显示区的非显示区，所述显示区包括阵列排布的像素；所述显示区划分为异形显示区和非异形显示区，所述异形显示区每一行的像素数量均小于所述非异形显示区任一行的像素数量；信号线，位于所述显示区且与所述像素连接；在所述异形显示区，所述信号线中的至少一条所述信号线连接至少一个晶体管，至少一条所述信号线连接所述晶体管的源极和漏极，所述晶体管的栅极连接固定电位信号。2.根据权利要求1所述的阵列基板，其特征在于，所述信号线包括扫描信号线、数据信号线、发射控制信号线中的至少一种。3.根据权利要求2所述的阵列基板，其特征在于，在所述异形显示区至少两行上的像素数量不同，且每一行像素所对应的至少一个所述晶体管的栅极面积与所在行的像素数量呈负相关。4.根据权利要求2所述的阵列基板，其特征在于，所述异形显示区包括至少一个子异形显示区，所述子异形显示区包括至少两行像素，且每一行的像素数量分别相同；在每个子异形显示区，每一行像素所对应的所述晶体管的栅极面积与所在的所述子异形...

【专利技术属性】
技术研发人员：赵国华，朱正勇，王龙彦，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32