一种沟槽栅电荷存储型IGBT及其制作方法技术

一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构，以及引入屏蔽电荷存储层电场的屏蔽沟槽结构，增大了载流子注入增强效应，改善了正向导通压降Vceon和关断损耗Eoff之间的折中；缓解了沟槽底部尖角处的电场集中效应，有效提高了器件的击穿电压；降低了器件的栅电容尤其是密勒电容CGC以及栅电荷QG，提高了器件的开关速度、降低了器件的开关损耗和对栅驱动电路能力的要求；避免了N型电荷存储层掺杂浓度和厚度对器件耐压的限制；降低了饱和电流密度，改善了器件的短路安全工作区(SCSOA)；并且有效抑制了器件导通时的EMI效应。此外，本发明专利技术提供的制作方法与传统沟槽栅电荷存储型IGBT制作方法兼容。

A trench gate charge storage type IGBT and its making method

A trench gate charge storage type IGBT belongs to the technical field of semiconductor power devices. By widening the traditional trench grid structure and adopting the side wall grid electrode structure to form mesa structure located below the base area, and introducing the shielding groove structure of the shielded charge storage layer electric field, the enhancement effect of carrier injection is increased, and the tradeoff between forward voltage drop Vceon and off-loss Eoff is improved. The breakdown voltage of the device is effectively increased by the concentration of the electric field at the bottom corner; the gate capacitance, especially Miller capacitor CGC and gate charge QG, are reduced, the switching speed of the device is increased, the switching loss of the device and the requirement of the gate driving circuit are reduced; the doping concentration and thickness of the N-type charge storage layer are avoided. The saturation current density is reduced, the short-circuit safe working area (SCSOA) is improved, and the EMI effect is effectively suppressed when the device is turned on. In addition, the manufacturing method provided by the invention is compatible with the traditional trench gate charge storage type IGBT manufacturing method.

【技术实现步骤摘要】
一种沟槽栅电荷存储型IGBT及其制作方法
本专利技术属于功率半导体器件
，特别涉及一种沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。
技术介绍
绝缘栅双极型晶体管(IGBT)是在功率MOSFET、BJT和SCR/GTO等的研究基础上提出的，20世纪70年代末80年代初，通过在功率MOSFET结构的背面衬底引入PN结而专利技术并实现量产的。器件导通时背面PN结引入的电导调制效应使IGBT成为了由MOS场效应晶体管和双极结型晶体管(BJT)相复合的新型电力电子器件，也可以等效为双极结型晶体管(BJT)驱动的MOSFET结构。IGBT结合了MOSFET和BJT二者的特点：不仅具有功率MOSFET的输入阻抗高、控制功率小、易于驱动、开关频率高的优点，而且具有BJT的导通电流大、导通损耗小、稳定性好的优点。因其优越的器件性能和可靠性，IGBT已成为中高功率电力电子领域的主流功率开关器件，被广泛应用于交通、通信、家用电器及航空航天等各个领域。从IGBT专利技术以来，人们一直致力于朝着低损耗，开关速度快，高可靠性和低噪声的方向改善IGBT的性能，经过三十几年的发展，业界已相继推出数代IGBT产品。尽管各生产厂商在产品代数划分上迥异，但最新一代产品的结构基本相同：沟槽栅+场阻断/轻穿通/软穿通(FS/LPT/SPT)结构+薄片加工技术+发射极载流子浓度增强技术。最初的非穿通(NPT)型IGBT结构具有对称的正/反向阻断特性，但是其低掺杂的厚漂移区导致器件导通压降很大，使得器件的导通特性较差。后来，发展了在集电区和漂移区之间引入掺杂浓度较高的场阻止(FS)层，在保证同等耐压条件下减薄了漂移区的厚度，从而改善了IGBT器件的导通特性。但是较高掺杂浓度的FS层的缺点在于会降低器件的反向阻断电压，限制了器件在交流应用领域的范围。之后，随着沟槽技术的发展和成熟，行业采用沟槽(Trench)栅IGBT结构代替平面栅IGBT结构，从而消除了平面栅IGBT结构的JFET区电阻，进而获得更好的导通特性和更高的MOS沟道密度，使得器件的特性获得显著提高。进一步，人们采取了不同措施来改善漂移区的载流子浓度分布，从而改善正向导通压降(Vceon)和关断损耗(Eoff)之间的折中关系。现代IGBT主要采用两种方法来改善正向导通压降和关断损耗之间的折衷关系：其一为正面注入增强(IE)效应和背面场阻止(FS)技术。考虑到短路的要求，人们开发了具有宽沟槽或浮空P型体区的IGBT结构。然而，一方面，宽沟道IGBT具有大的弥勒电容(CGC)和栅电荷(QG)值。较低小的CGC对于加快开关过程、降低开关损耗以及防止在高dV/dt瞬态下栅的误开启非常重要；QG决定了栅极驱动电路所需的驱动能力，降低QG对于减小栅极驱动电路的尺寸和成本以及栅极驱动损耗是至关重要的。而宽沟道IGBT有悖于上述性能要求。另一方面，具有浮空P型体区的IGBT虽可以提供相对较低的CGC，但是具有非常差的导通EMI噪声可控性。为了抑制EMI噪声，开发了具有独立的浮空P型体区或微P型体区的IGBT结构，但这是以增加导通损耗Eon或更高的CGC为代价。其余提供低CGC的IGBT结构还可以是在N沟道IGBT结构的P型基区下方引入较高掺杂浓度和较大厚度的载流子存储(CS)层，这种结构被称为沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。除了提供低CGC，N沟道CSTBT结构中的N型电荷存储层还可以在P型基区下方引入了空穴势垒，使得器件靠近发射极端的空穴浓度大大提升，而根据电中性要求将大大增加此处电子浓度，以此改善了整个N型漂移区的载流子浓度分布，增强了N型漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系。并且，随着N型电荷存储层的掺杂浓度和厚度越大，CSTBT的电导调制效应改善越大，器件的正向导通特性也就越好。但是，随着N型电荷存储层掺杂浓度的不断提高，会造成CSTBT器件击穿电压显著降低，这限制了N型电荷存储层的掺杂浓度和厚度；同时为了避免阈值电压变化，电荷存储层的掺杂分布也必须得到很好的控制。如图1所示为传统FSCSTBT器件结构，为了有效屏蔽N型电荷存储层的不利影响，获得更高的器件耐压，主要采用如下两种方式：(1)深的沟槽栅深度，通常使沟槽栅的深度大于N型电荷存储层的结深；(2)小的元胞宽度，即提高MOS结构沟道密度使沟槽栅间距尽可能小；方式(1)实施的同时会增加栅极-发射极电容和栅极-集电极电容，而IGBT的开关过程本质上就是对栅极电容进行充/放电的过程，故此，栅极电容的增加会使得充/放电时间增长，进而造成开关速度降低。因而，深的沟槽栅深度将会降低器件开关速度、增大器件开关损耗，影响到器件导通压降和开关损耗的折中特性；而方式(2)的实施一方面将增大器件的栅极电容，导致器件开关速度降低、开关损耗增大，影响器件导通压降与开关损耗的折中特性，另一方面大的沟道密度还将增加器件的饱和电流密度，使器件短路安全工作区(SCSOA)变差。另外，沟槽栅结构中的栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压，因此要求整个栅氧化层的厚度均较小，然而MOS电容大小与氧化层的厚度成反比，这就使得传统CSTBT器件中的栅极电容显著增加，同时沟槽底部的电场集中效应会降低器件的击穿电压，造成器件的可靠性较差。
技术实现思路
鉴于上文所述，本专利技术的目的在于：针对现有技术存在的不足，提供一种沟槽栅电荷存储型IGBT及其制作方法，通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构，以及引入屏蔽电荷存储层电场的屏蔽沟槽结构，从而在避免电荷存储层掺杂浓度和厚度对器件耐压性能的限制的同时，达到了提高器件击穿电压、改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，提高器件的开关性能，改善器件短路安全工作区；此外，本专利技术提出的制备方法与传统沟槽栅电荷存储型IGBT的制作方法兼容。为了实现上述目的，本专利技术提供如下技术方案：一方面，本专利技术提供一种沟槽栅电荷存储型IGBT，其四分之一元胞结构包括：自下而上依次层叠设置的集电极金属14、第一导电类型半导体集电区13、第二导电类型半导体漂移区9和发射极金属1；所述第二导电类型半导体漂移区9顶层分别具有第二导电类型半导体电荷存储层6、第一导电类型半导体基区5、第一导电类型半导体发射区4和第二导电类型半导体发射区3；所述第一导电类型半导体基区5位于第二导电类型半导体电荷存储层6的顶层；第一导电类型半导体发射区4和第二导电类型半导体发射区3相互独立且并列位于第一导电类型半导体基区5的顶层，其特征在于：所述第二导电类型半导体漂移区9的顶层还具有沟槽栅结构和屏蔽沟槽结构；所述沟槽栅结构包括侧墙栅电极71及其周侧的栅介质层72，所述侧墙栅电极71向下穿过第二导电类型半导体发射区3和第一导电类型半导体基区5进入第二导电类型半导体电荷存储层6中，即侧墙栅电极71沿器件垂直方向延伸的深度小于第二导电类型半导体电荷存储层6的结深，侧墙栅电极71与第二导电类型半导体发射区3、第一导电类型半导体基区5和第二导电类型半导体电荷存储层6之间通过栅介质层72相连，所述沟槽栅结构沿第二导电类型半导体电荷存储层6本文档来自技高网...

【技术保护点】
1.一种沟槽栅电荷存储型IGBT，其四分之一元胞结构包括：自下而上依次层叠设置的集电极金属(14)、第一导电类型半导体集电区(13)、第二导电类型半导体漂移区(9)和发射极金属(1)；所述第二导电类型半导体漂移区(9)顶层分别具有第二导电类型半导体电荷存储层(6)、第一导电类型半导体基区(5)、第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)；所述第一导电类型半导体基区(5)位于第二导电类型半导体电荷存储层(6)的顶层；第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)相互独立且并列位于第一导电类型半导体基区(5)的顶层，其特征在于：所述第一导电类型半导体漂移区(9)的顶层还具有沟槽栅结构和屏蔽沟槽结构；所述沟槽栅结构包括侧墙栅电极(71)及其周侧的栅介质层(72)，所述侧墙栅电极(71)向下穿过第二导电类型半导体发射区(3)和第一导电类型半导体基区(5)进入第二导电类型半导体电荷存储层(6)中，即侧墙栅电极(71)沿器件垂直方向延伸的深度小于第二导电类型半导体电荷存储层(6)的结深，侧墙栅电极(71)与第二导电类型半导体发射区(3)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)之间通过栅介质层(72)相连，所述沟槽栅结构沿第二导电类型半导体电荷存储层(6)顶层延伸的宽度大于第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)二者在第一导电类型半导体基区(5)顶层延伸的宽度，侧墙栅电极(71)的表面具有隔离介质层(2)；所述屏蔽沟槽结构包括屏蔽电极(81)及其周侧的屏蔽电极介质层(82)，所述屏蔽沟槽结构与所述沟槽栅结构沿器件顶层延伸的方向不一致，所述屏蔽电极(81)向下穿过第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)进入第二导电类型半导体漂移区(9)中，即屏蔽电极(81)沿器件垂直方向延伸的深度大于第二导电类型半导体电荷存储层(6)的结深，屏蔽电极(81)与第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)、第二导电类型半导体电荷存储层(6)和第二导电类型半导体漂移区(9)之间通过屏蔽电极介质层(82)相连，屏蔽电极(81)与侧墙栅电极(71)通过栅介质层(72)或者屏蔽电极介质层(82)相连；隔离介质层(2)、屏蔽沟槽结构、第二导电类型半导体发射区(3)和第一导电类型半导体发射区(4)的上表面与发射极金属(1)相连，屏蔽电极(81)与发射极金属(1)等电位。...

【技术特征摘要】
1.一种沟槽栅电荷存储型IGBT，其四分之一元胞结构包括：自下而上依次层叠设置的集电极金属(14)、第一导电类型半导体集电区(13)、第二导电类型半导体漂移区(9)和发射极金属(1)；所述第二导电类型半导体漂移区(9)顶层分别具有第二导电类型半导体电荷存储层(6)、第一导电类型半导体基区(5)、第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)；所述第一导电类型半导体基区(5)位于第二导电类型半导体电荷存储层(6)的顶层；第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)相互独立且并列位于第一导电类型半导体基区(5)的顶层，其特征在于：所述第一导电类型半导体漂移区(9)的顶层还具有沟槽栅结构和屏蔽沟槽结构；所述沟槽栅结构包括侧墙栅电极(71)及其周侧的栅介质层(72)，所述侧墙栅电极(71)向下穿过第二导电类型半导体发射区(3)和第一导电类型半导体基区(5)进入第二导电类型半导体电荷存储层(6)中，即侧墙栅电极(71)沿器件垂直方向延伸的深度小于第二导电类型半导体电荷存储层(6)的结深，侧墙栅电极(71)与第二导电类型半导体发射区(3)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)之间通过栅介质层(72)相连，所述沟槽栅结构沿第二导电类型半导体电荷存储层(6)顶层延伸的宽度大于第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)二者在第一导电类型半导体基区(5)顶层延伸的宽度，侧墙栅电极(71)的表面具有隔离介质层(2)；所述屏蔽沟槽结构包括屏蔽电极(81)及其周侧的屏蔽电极介质层(82)，所述屏蔽沟槽结构与所述沟槽栅结构沿器件顶层延伸的方向不一致，所述屏蔽电极(81)向下穿过第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)进入第二导电类型半导体漂移区(9)中，即屏蔽电极(81)沿器件垂直方向延伸的深度大于第二导电类型半导体电荷存储层(6)的结深，屏蔽电极(81)与第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)、第二导电类型半导体电荷存储层(6)和第二导电类型半导体漂移区(9)之间通过屏蔽电极介质层(82)相连，屏蔽电极(81)与侧墙栅电极(71)通过栅介质层(72)或者屏蔽电极介质层(82)相连；隔离介质层(2)、屏蔽沟槽结构、第二导电类型半导体发射区(3)和第一导电类型半导体发射区(4)的上表面与发射极金属(1)相连，屏蔽电极(81)与发射极金属(1)等电位。2.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：以四分之一元胞任一拐点为原点建立三维坐标系，四分之一元胞的底面相交于所述拐点的两条边分别作为x轴和z轴，过所述拐点且垂直于所述底面的直线作为y轴，则侧墙栅电极(71)沿x轴或z轴自器件一端延伸至另一端，屏蔽电极(81)沿z轴或者x轴自器件一端延伸至侧墙栅电极(71)侧面的栅介质层(72)，侧墙栅电极(71)与屏蔽电极(81)的延伸方向不一致。3.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：以四分之一元胞任一拐点为原点建立三维坐标系，四分之一元胞的底面相交于所述拐点的两条边分别作为x轴和z轴，过所述拐点且垂直于所述底面的直线作为y轴，则屏蔽电极(81)沿x轴或z轴自器件一端延伸至另一端，侧墙栅电极(71)沿z轴或者x轴自器件一端延伸至屏蔽电极(81)侧面的屏蔽电极介质层(82)，屏蔽电极(81)与侧墙栅电极(71)的延伸方向不一致。4.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：以四分之一元胞任一拐点为原点建立三维坐标系，四分之一元胞的底面相交于所述拐点的两条边分别作为x轴和z轴，过所述拐点且垂直于所述底面的直线作为y轴，屏蔽电极(81)沿z轴方向的宽度大于栅电极(71)沿x轴方...

【专利技术属性】
技术研发人员：张金平，赵倩，王康，刘竞秀，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51