一种阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可在有限的驱动电路排布区域中增大存储电容的电容量，满足高PPI的显示需要。该阵列基板包括设置在衬底基板上的多个像素单元；像素单元包括：第一薄膜晶体管；第一薄膜晶体管包括：第一有源图案、第一源极、第一漏极和第一栅极，第一栅极位于第一有源图案远离衬底基板的一侧设置，第一源极和第一漏极位于第一栅极远离衬底基板的一侧设置，且分别通过不同的过孔与第一有源图案相连；第一电极，与第一有源图案同层设置；第二电极，与第一栅极同层设置；第一电极与第一漏极相连；第一电极、第二电极、第一漏极中的任意两个在衬底基板上的正投影存在重叠区域。

Array substrate, preparation method and display device thereof

The embodiment of the invention provides an array substrate, a preparation method and a display device thereof. The invention relates to the display technology field, and can increase the electric capacity of the storage capacitor in the limited driving circuit arrangement area to meet the display needs of high PPI. The array substrate includes a plurality of pixel units disposed on a substrate substrate substrate; pixel units include: a first thin film transistor; a first thin film transistor includes: a first active pattern, a first source, a first drain and a first gate; a first gate is arranged on one side of the first active pattern away from the substrate substrate; a first source and a first gate The first drain is located on one side of the first gate away from the substrate substrate and connected with the first active pattern through different holes; the first electrode is arranged in the same layer as the first active pattern; the second electrode is arranged in the same layer as the first gate; the first electrode is connected with the first drain; the first electrode, the second electrode and the first drain are connected; and the first electrode, the second electrode and the first drain are connected. There are overlapped regions of two orthographic projections on the substrate substrate.

【技术实现步骤摘要】
一种阵列基板及其制备方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示装置。
技术介绍
为实现更优的画面显示效果，显示装置中单个像素单元(Pixel)的尺寸在不断减少。像素单元中通常设置的多个薄膜晶体管(ThinFilmTransistor，TFT)占用了像素单元中的较多区域，留给存储电容的排布区域过小，导致存储电容面积减少，从而产生存储电容的电容值难以满足高PPI(pixelsperinch，每英寸的像素单元数量)的显示需求的问题。
技术实现思路
鉴于此，为解决现有技术的问题，本专利技术的实施例提供一种阵列基板及其制备方法、显示装置，可在有限的存储电容的排布区域中增大存储电容的电容量，满足高PPI的显示需要。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面、本专利技术实施例提供了一种阵列基板，包括设置在衬底基板上的多个像素单元；所述像素单元包括：第一薄膜晶体管；所述第一薄膜晶体管包括：第一有源图案、第一源极、第一漏极和第一栅极，所述第一栅极位于所述第一有源图案远离所述衬底基板的一侧设置，所述第一源极和所述第一漏极位于所述第一栅极远离所述衬底基板的一侧设置，且分别通过不同的过孔与所述第一有源图案相连；所述像素单元还包括：第一电极，与所述第一有源图案同层设置；第二电极，与所述第一栅极同层设置；其中，所述第一电极与所述第一漏极相连；所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。可选的，所述像素单元还包括：相对于所述第一电极靠近所述衬底基板的一侧设置的第三电极；所述第三电极、所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。可选的，所述像素单元还包括：第二薄膜晶体管；其中，所述第二薄膜晶体管包括：第二有源图案、第二源极、第二漏极和第二栅极，所述第二源极、所述第二漏极分别通过不同的过孔与所述第二有源图案相连；所述第二有源图案与所述第一有源图案同层设置；所述第二源极、所述第二漏极、所述第一源极、所述第一漏极同层设置；所述第二栅极与所述第一栅极同层设置；所述第二漏极与所述第二电极、所述第三电极相连。可选的，所述像素单元还包括：遮光图案；所述遮光图案与所述第三电极同层设置，且所述第一有源图案和所述第二有源图案在所述衬底基板上的正投影位于所述遮光图案在所述衬底基板上的正投影内。可选的，所述第一有源图案的材料为氧化物半导体，所述第一电极的材料为氧化物导体；和/或，所述第一栅极与所述第二电极的材料相同；和/或，所述遮光图案与所述第三电极的材料相同，所述遮光图案的材料为金属。可选的，所述第三电极与所述遮光图案设置在所述衬底基板上；所述第三电极、所述遮光图案通过缓冲层与所述第一有源图案、所述第二有源图案、所述第一电极相隔离；所述第一有源图案、所述第二有源图案、所述第一电极通过栅绝缘层与所述第一栅极、所述第二栅极、所述第二电极相隔离；所述第一栅极、所述第二栅极、所述第二电极通过层间绝缘层与所述第一源极、所述第一漏极、所述第二源极、所述第二漏极相隔离；其中，所述第二漏极通过贯穿所述层间绝缘层的第一过孔与所述第二电极相连，并通过贯穿所述层间绝缘层、所述栅绝缘层和所述缓冲层的第二过孔与所述第三电极相连；所述第一漏极通过贯穿所述层间绝缘层、所述栅绝缘层的第三过孔与第一电极相连。可选的，所述像素单元还包括：第三薄膜晶体管和像素电极；其中，所述第三薄膜晶体管的第三栅极与所述第二电极相连，所述第三薄膜晶体管的第三漏极、所述第一薄膜晶体管的所述第一漏极与所述像素电极相连。可选的，所述像素单元还包括：依次设置在所述像素电极上的发光功能层和第四电极。第二方面、本专利技术实施例还提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上方形成同层设置的第一电极、第一有源图案；形成同层设置的第二电极、第一栅极；形成与所述第一有源图案通过不同过孔分别相连的第一源极和第一漏极；其中，所述第一有源图案、所述第一栅极、所述第一源极和所述第一漏极构成第一薄膜晶体管；所述第一电极与所述第一源极相连；所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。可选的，所述在衬底基板上方形成同层设置的第一电极、第一有源图案之前，所述制备方法还包括：在所述衬底基板上形成第三电极；其中，所述第三电极、所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。可选的，所述在衬底基板上方形成同层设置的第一电极、第一有源图案还包括：形成第二有源图案；所述形成同层设置的第二电极、第一栅极还包括：形成第二栅极；所述形成与所述第一有源图案通过不同过孔分别相连的第一源极和第一漏极还包括：形成与所述第二有源图案通过不同过孔分别相连的第二源极和第二漏极；其中，所述第二有源图案、所述第二栅极、所述第二源极和所述第二漏极构成第二薄膜晶体管；所述第二漏极与所述第二电极、所述第三电极相连。可选的，所述在所述衬底基板上形成第三电极还包括：通过一次构图工艺，在形成第三电极的同时，形成遮光图案；所述遮光图案的材料为金属；其中，待形成的第一有源图案和第二有源图案在所述衬底基板上的正投影位于所述遮光图案在所述衬底基板上的正投影内。可选的，所述第一电极由对预设电极图案进行导体化处理后形成的氧化物导体构成；所述预设电极图案的材料为氧化物半导体，且所述预设电极图案至少与所述第一有源图案采用同一次构图工艺形成。可选的，所述第二电极至少与所述第一栅极采用同一次构图工艺形成。第三方面、本专利技术实施例还提供了一种显示装置，包括上述的阵列基板。基于此，由于本专利技术实施例提供的阵列基板中像素单元内的存储电容至少是由沿阵列基板所在平面的垂直方向上交错设置的第一电极、第二电极以及第一漏极的相互重叠的部分构成的，每层电极之间的绝缘层厚度相比于现有技术的存储电容的两层结构之间的多层绝缘层的厚度更小；同时，交错设置的各电极相当于在垂直于阵列基板的方向上扩大了电容的有效正对面积，从而在有限的像素单元中能够有效地增加存储电容的电容量，满足高PPI的设计需求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种阵列基板的局部俯视结构示意图；图2为本专利技术实施例提供的一种阵列基板沿图1中剖视线(虚线)方向的剖面结构示意图；图3为现有技术提供的一种阵列基板的局部俯视结构示意图；图4为现有技术提供的一种阵列基板沿图3中剖视线(虚线)方向的剖面结构示意图；图5为本专利技术实施例提供的一种阵列基板中像素单元的等效电路图；图6为本专利技术实施例提供的一种阵列基板的具体制备过程示意图一；图7为本专利技术实施例提供的一种阵列基板的具体制备过程示意图二；图8为本专利技术实施例提供的一种阵列基板的具体制备过程示意图三；图9为本专利技术实施例提供的一种阵列基板的具体制备过程示意图四；图10为本专利技术实施例提供的一种阵列基板的具体制备过程示意图五；图11为本专利技术实施例提供的一本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括设置在衬底基板上的多个像素单元；所述像素单元包括：第一薄膜晶体管；所述第一薄膜晶体管包括：第一有源图案、第一源极、第一漏极和第一栅极，所述第一栅极位于所述第一有源图案远离所述衬底基板的一侧设置，所述第一源极和所述第一漏极位于所述第一栅极远离所述衬底基板的一侧设置，且分别通过不同的过孔与所述第一有源图案相连；其特征在于，所述像素单元还包括：第一电极，与所述第一有源图案同层设置；第二电极，与所述第一栅极同层设置；其中，所述第一电极与所述第一漏极相连；所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。

【技术特征摘要】
1.一种阵列基板，包括设置在衬底基板上的多个像素单元；所述像素单元包括：第一薄膜晶体管；所述第一薄膜晶体管包括：第一有源图案、第一源极、第一漏极和第一栅极，所述第一栅极位于所述第一有源图案远离所述衬底基板的一侧设置，所述第一源极和所述第一漏极位于所述第一栅极远离所述衬底基板的一侧设置，且分别通过不同的过孔与所述第一有源图案相连；其特征在于，所述像素单元还包括：第一电极，与所述第一有源图案同层设置；第二电极，与所述第一栅极同层设置；其中，所述第一电极与所述第一漏极相连；所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元还包括：相对于所述第一电极靠近所述衬底基板的一侧设置的第三电极；所述第三电极，且所述第三电极、所述第一电极、所述第二电极、所述第一漏极中的任意两个在所述衬底基板上的正投影存在重叠区域。3.根据权利要求2所述的阵列基板，其特征在于，所述像素单元还包括：第二薄膜晶体管；其中，所述第二薄膜晶体管包括：第二有源图案、第二源极、第二漏极和第二栅极，所述第二源极、所述第二漏极分别通过不同的过孔与所述第二有源图案相连；所述第二有源图案与所述第一有源图案同层设置；所述第二源极、所述第二漏极、所述第一源极、所述第一漏极同层设置；所述第二栅极与所述第一栅极同层设置；所述第二漏极与所述第二电极、所述第三电极相连。4.根据权利要求3所述的阵列基板，其特征在于，所述像素单元还包括：遮光图案；所述遮光图案与所述第三电极同层设置，且所述第一有源图案和所述第二有源图案在所述衬底基板上的正投影位于所述遮光图案在所述衬底基板上的正投影内。5.根据权利要求4所述的阵列基板，其特征在于，所述第一有源图案的材料为氧化物半导体，所述第一电极的材料为氧化物导体；和/或，所述第一栅极与所述第二电极的材料相同；和/或，所述遮光图案与所述第三电极的材料相同，所述遮光图案的材料为金属。6.根据权利要求4所述的阵列基板，其特征在于，所述第三电极与所述遮光图案设置在所述衬底基板上；所述第三电极、所述遮光图案通过缓冲层与所述第一有源图案、所述第二有源图案、所述第一电极相隔离；所述第一有源图案、所述第二有源图案、所述第一电极通过栅绝缘层与所述第一栅极、所述第二栅极、所述第二电极相隔离；所述第一栅极、所述第二栅极、所述第二电极通过层间绝缘层与所述第一源极、所述第一漏极、所述第二源极、所述第二漏极相隔离；其中，所述第二漏极通过贯穿所述层间绝缘层的第一过孔与所述第二电极相连，并通过贯穿所述层间绝缘层、所述栅绝缘层和所述缓冲层的第二过孔与所述第三电极相连；所述第一漏极通过贯穿所...

【专利技术属性】
技术研发人员：冯京，尹东升，宁策，王久石，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11