一种射频开关制造技术

本实用新型专利技术揭露了一种射频开关，其包括：衬底；形成于所述衬底内的衬底接触区；形成于衬底内的多个射频开关单元，其中每个射频开关单元包括形成于衬底内的间隔的N+源极区和N+漏极区、位于P阱区的上方且位于N+源极区和N+漏极区之间的栅极氧化层、位于栅极氧化层上方的多晶硅栅极，所述衬底接触区与负直流电压源相连。与现有技术相比，本实用新型专利技术中的射频开关单元不设置阱区，而是将衬底与一个负电压相连，这样可以大幅降低射频开关所占的芯片面积，同时也能保证耐受功率能力仍旧能达到中小功率开关的要求。

A RF switch

The utility model discloses a radio frequency switch, which comprises: a substrate; a substrate contact area formed in the substrate; a plurality of radio frequency switch units formed in the substrate, each of which comprises an N+ source area and an N+ drain area formed in a spaced substrate; a N+ source area and an N+ drain area located above a P-well area; and a N+ source area and a N+ drain area located in the substrate. The gate oxide layer between the drain region and the polysilicon gate above the gate oxide layer are connected with a negative DC voltage source. Compared with the prior art, the RF switching unit in the utility model does not set a well area, but connects the substrate with a negative voltage, which can greatly reduce the chip area occupied by the RF switching, and ensure that the power withstanding ability can still meet the requirements of medium and small power switches.

【技术实现步骤摘要】
一种射频开关
本技术涉及半导体领域，特别涉及一种CMOS工艺的无阱射频开关。
技术介绍
现有的CMOS(ComplementaryMetalOxideSemiconductor)工艺的射频开关的设计：通常采用三阱工艺：p-well，Deep-nwell和p-sub三层阱来隔离射频信号，以达到提高射频耐压的目的。图1为现有的一种CMOS工艺的射频开关的物理结构的截面结构示意图。如图1所示的，所述射频开关包括衬底p-sub和形成于所述衬底p-sub上的多个射频开关单元，所述衬底p-sub内形成有衬底接触区SUB，图1中示意出了两个射频开关单元，实际上其可以包括有更多个射频开关单元。每个射频开关单元包括形成于所述衬底p-sub内的深N阱区Deep-nwell、形成于深N阱区Deep-nwell内的P阱区p-well、形成于深N阱区Deep-nwell内的深N阱接触区V_NW、形成于P阱区p-well内的间隔的N+源极区SOURCE、N+漏极区DRAIN和P阱接触区BODY、位于P阱区p-well的上方且位于N+源极区SOURCE和N+漏极区DRAIN之间的栅极氧化层110、位于栅极氧化层上方的多晶硅栅极GATE。其中P阱区p-well的P阱接触区BODY连接的直流偏置电压由控制信号控制，深N阱区Deep-nwell的深N阱接触区V_NW连接的直流偏置电压一般控制在﹢3V左右，而衬底p-sub的衬底接触区SUB连接的偏置电压一般是接到0V(GND)。同时，为了提高交流耐压，通常会采用多个射频开关单元堆叠(stack)的方式来分担交流电压，即一个射频开关单元的源极会与相邻的射频开关的漏极相连，各个射频开关单元的栅极会相互连接在一起，形成串联的射频开关单元组合。相邻的射频开关单元的深N阱区Deep-nwell之间具有一定的间隔。这种堆叠结构，虽然能将CMOS工艺的射频开关的插损和隔离度降到尽可能的低，但极大的增加了芯片面积，深N阱区之间的间距不可忽视，导致CMOS工艺的射频开关30％的面积都浪费在堆叠射频开关单元的中间，并且也导致CMOS工艺的射频开关的面积比SOI工艺的射频开关的面积大不少(同样的射频开关W/L(宽长比)条件下，CMOS射频开关的面积是SOI射频开关两倍左右)，这极大影响了CMOS射频开关的普及。因此有必要提供一种新的解决方案来解决上述问题。
技术实现思路
本技术的目的之一在于提供一种改进的CMOS工艺的射频开关，其不设置阱区，这样可以大幅降低射频开关所占的芯片面积。为了实现本技术的目的，本技术提供一种射频开关，其包括：负直流电压源；衬底；形成于所述衬底内的衬底接触区；形成于衬底内的多个射频开关单元，其中每个射频开关单元包括形成于衬底内的间隔的N+源极区和N+漏极区、位于P阱区的上方且位于N+源极区和N+漏极区之间的栅极氧化层、位于栅极氧化层上方的多晶硅栅极，所述衬底接触区与负直流电压源相连。衬底的衬底接触区连接的负直流电压源的电压为-3.5V。多个射频开关单元相互串联，一个射频开关单元的源极会与相邻的射频开关的漏极相连，各个射频开关单元的栅极会相互连接在一起。与现有技术相比，本技术中的射频开关单元不设置阱区，而是将衬底与一个负电压相连，这样可以大幅降低射频开关所占的芯片面积，同时也能保证耐受功率能力仍旧能达到中小功率开关的要求。【附图说明】结合参考附图及接下来的详细描述，本技术将更容易理解，其中同样的附图标记对应同样的结构部件，其中：图1示意出了现有的射频开关的物理结构的截面示意图；图2示意出了本技术的射频开关的物理结构的截面示意图。【具体实施方式】为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。图2示意出了本技术的射频开关的物理结构的截面示意图。如图2所示的，所述射频开关包括衬底p-sub、形成于所述衬底p-sub内的衬底接触区SUB、形成于衬底p-sub内的多个射频开关单元。图2中示意出了两个射频开关单元，实际上其可以包括有更多个射频开关单元。每个射频开关单元包括形成于衬底p-sub内的间隔的N+源极区SOURCE和N+漏极区DRAIN、位于衬底p-sub的上方且位于N+源极区SOURCE和N+漏极区DRAIN之间的栅极氧化层210、位于栅极氧化层上方的多晶硅栅极GATE。多个射频开关单元相互串联，一个射频开关单元的源极会与相邻的射频开关的漏极相连，各个射频开关单元的栅极会相互连接在一起，形成串联的射频开关单元组合。在图2中，其中一个射频开关单元的N+源极区SOURCE、N+漏极区DRAIN、多晶硅栅极GATE分别被标记为SOURCE1、DRAIN1、GATE1，另一个射频开关单元的N+源极区SOURCE、N+漏极区DRAIN、多晶硅栅极GATE分别被标记为SOURCE2、DRAIN2、GATE2。这样，本技术中的多个射频开关单元就可以不采用深N阱区Deep-nwell和P阱区p-well的结构，大幅减小了射频开关单元占用的面积。在图1中的射频开关处于导通状态时，大功率射频信号在漏极DRAIN和源极SOURCE都会出现，按照现有的方案，SUB接交流地(GND)，那么漏极DRAIN和源极SOURCE的正向通路(从漏极DRAIN和源极SOURCE到衬底)的耐压是Vr11+Vd12+Vr13，漏极DRAIN和源极SOURCE的反向通路(从衬底到漏极DRAIN和源极SOURCE)的耐压是Vd11+Vr12+Vd13，其中，Vr11，Vr12，Vr13分别表示寄生二极管D11、D12、D13的反向偏置电压，Vd11，Vd12，Vd13分别表示寄生二极管D11、D12、D13的正向偏置电压，考虑到标准的3.3VCMOS工艺，一般二极管的反向偏置电压Vr＝8V，正向偏置电压Vd＝1V，这样计算，正向通路和反向通路的最大耐压分别是17V和10V，因此最低的耐受电压就大约是10V。如图2所示，采用无阱的射频开关单元后，衬底p-sub到SOURCE/DRAIN就只有一个寄生二极管D1，当SOURCE/DRAIN加负向电压时，射频开关单元只能耐受1V的负向电压(D1正向导通)，也就是13dBm的功率，这远远达不到要求。由此，本技术将衬底p-sub连接的直流电压降低成负电压，以平衡正向和负向的功率能力。即所述衬底接触区SUB与一个负直流电压源(未图示)相连。按照Vd＝1V，Vr＝8V计算，其中，Vd是二极管D1正向导通压降，Vr是二极管D1反向击穿电压，应该将衬底接触区SUB的电压偏置在(1-8)/2＝-3.5V。在这种条件下，正向通路和反向通路的最大耐压分别是4.5V和4.5V，射频开关能耐受的功率是26dBm。而采用三阱cmos工艺的射频开关，普遍功率耐受能力是31dBm～32dBm之间。当然，所述负直流电压源的电压值还可以是-3V至-4V之间的其他值。综上，经过本技术的设计，能将射频开关的面积缩减一半左右，同时耐受功率能力仍旧能达到中小功率开关的要求。上述说明已经充分揭露了本技术的具体实施方式。需要指出的是，熟悉该领域的技术人员对本技术的具体实施方式所做的任何改动均不本文档来自技高网...

【技术保护点】
1.一种射频开关，其特征在于，其包括：衬底；负直流电压源；形成于所述衬底内的衬底接触区，其与所述负直流电压源相连；形成于衬底内的多个射频开关单元；和其中每个射频开关单元包括形成于衬底内的间隔的N+源极区和N+漏极区、位于P阱区的上方且位于N+源极区和N+漏极区之间的栅极氧化层、位于栅极氧化层上方的多晶硅栅极。

【技术特征摘要】
1.一种射频开关，其特征在于，其包括：衬底；负直流电压源；形成于所述衬底内的衬底接触区，其与所述负直流电压源相连；形成于衬底内的多个射频开关单元；和其中每个射频开关单元包括形成于衬底内的间隔的N+源极区和N+漏极区、位于P阱区的上方且位于N+源极区和N+漏极区之间的栅极氧化层、位于栅极氧...

【专利技术属性】
技术研发人员：承继，周蕴言，林春艳，陈玉芳，
申请(专利权)人：无锡中普微电子有限公司，
类型：新型
国别省市：江苏,32