像素单元及其制造方法以及成像装置制造方法及图纸

本公开涉及像素单元及其制造方法以及成像装置。像素单元可以包括衬底，其包括用于光电器件的第一部分和用于与所述光电器件耦合的晶体管的第二部分。第一部分在衬底表面处具有第一表面，并且第一部分包括第一掺杂区。第二部分包括：沟道形成区，与第一掺杂区相邻，沟道形成区的导电类型与第一掺杂区的导电类型相反，以及与沟道形成区相邻的第二掺杂区。像素单元还包括：在衬底之上且至少覆盖第一表面的至少一部分的调节绝缘层；以及至少在第一表面的至少一部分之上的调节电极层，调节绝缘层插入在二者之间。

Pixel unit and its manufacturing method and imaging device

The present disclosure relates to a pixel unit and a manufacturing method thereof and an imaging device. The pixel unit may include a substrate including a first part for the photoelectric device and a second part for the transistor coupled to the photoelectric device. The first part has a first surface at the surface of the substrate, and the first part includes a first doped region. The second part includes: the channel forming region is adjacent to the first doped region, the conduction type of the channel formation zone is opposite to the conduction type in the first doped region, and the second doping area adjacent to the channel formation region. The pixel unit also includes an adjusting insulation layer on the substrate and at least a portion of at least part of the first surface; and the adjustment electrode layer at least on at least one part of the first surface, and the adjustment of the insulating layer is inserted between the two.

【技术实现步骤摘要】
像素单元及其制造方法以及成像装置
本公开涉及像素单元及其制造方法以及成像装置。
技术介绍
图像传感器可用于对辐射(例如，光辐射，包括但不限于可见光、红外线、紫外线等)进行感测，从而生成对应的电子信号。它被广泛地应用在数码相机和其他电子光学设备中。在图像传感器(特别是CMOS图像传感器(CIS)产品中，暗电流是一个主要性能参数。而暗电流主要发生在硅表面，由缺陷、悬挂键、位错或者金属沾污造成。目前防止表面暗电流发生的主要方式采用P型杂质的掺杂来形成钉扎光电二极管(PPD，pinnedphotodiode)，以将硅表面与PPD下的主光电二极管(PD)进行隔离。但掺杂的方式有不利的作用，即离子注入会导致产生耗尽层，该耗尽层会降低PD的满阱容量(fullwellcapacity)。因此，需要提出一种新的技术来解决上述现有技术中的一个或多个问题。
技术实现思路
本公开的一些实施例的一个目的是提供一种新颖的技术，以在抑制暗电流的同时减少对满阱容量的影响，从而提供成像质量。本公开的实施例的另一个目的是提供一种新颖的像素单元及其制造方法以及包含所述像素单元的成像装置。根据本公开的一个方面，提供了一种像素单元，其包括：衬底，包括用于光电器件的第一部分和用于与所述光电器件耦合的晶体管的第二部分，其中所述第一部分在所述衬底表面处具有第一表面，并且所述第一部分包括第一掺杂区；所述第二部分包括：沟道形成区，与所述第一掺杂区相邻，所述沟道形成区的导电类型与所述第一掺杂区的导电类型相反，以及与沟道形成区相邻的第二掺杂区；在所述衬底之上且至少覆盖所述第一表面的至少一部分的调节绝缘层；以及至少在所述第一表面的所述至少一部分之上的调节电极层，所述调节绝缘层插入在二者之间。根据本公开另一方面，提供了一种成像装置，其包括根据上面所述的以及下面将更详细说明的任意实施例的像素单元。根据本公开另一方面，提供了一种制造像素单元的方法，其包括：提供衬底，所述衬底包括用于在其中形成晶体管的沟道的沟道形成区以及用于在其中形成光电器件的第一区域；在所述衬底上形成栅极结构和伪栅极结构，所述栅极结构包括在所述沟道形成区之上的第一绝缘层以及在所述第一绝缘层之上的栅极，所述伪栅极结构包括在所述第一区域的上表面的至少一部分之上的第二绝缘层以及在所述第二绝缘层之上的伪栅极；在衬底上形成第三绝缘层，所述第三绝缘层至少使得所述伪栅极的上表面露出；去除所述伪栅极，以形成露出所述第二绝缘层的至少一部分的开口；；以及形成导电材料层，以填充所述开口。根据本公开另一方面，提供了一种制造像素单元的方法，其包括：提供衬底，所述衬底包括：用于光电器件的第一部分，其中所述第一部分在所述衬底表面处具有第一表面，并且所述第一部分包括第一掺杂区；用于与所述光电器件耦合的晶体管的第二部分，所述第二部分包括：沟道形成区，与所述第一掺杂区相邻，所述沟道形成区的导电类型与所述第一掺杂区的导电类型相反，以及与沟道形成区相邻的第二掺杂区；以及在所述沟道形成区之上的栅极结构；以及在衬底上形成第三绝缘层，所述第三绝缘层具有使得所述第一区域的上表面的至少一部分露出的开口；形成调节绝缘层，所述调节绝缘层层至少覆盖所述第一区域的上表面的所述至少一部分；以及在所述调节绝缘层上形成导电材料层，以填充所述开口。根据本公开的实施例，还可以提供可调节的硅表面的电子势垒，降低电子在硅表面进行能级跃迁从而形成暗电流的发生几率，从而进一步抑制暗电流，改善图像质量。另外，根据本公开的实施例，还可以例如通过在调节调节电极提供电位(例如负电位)来在衬底表面形成感应电荷(例如，空穴)，从而来进一步降低暗电流，提供成像质量。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1A和1B分别示出根据本公开一个实施例的像素单元的示意性截面图；图2A和2B分别示出根据本公开一个实施例的像素单元的示意性截面图；图3示出根据本公开一个实施例的像素单元的制造方法的示例流程图；图4A至4G示出与图3所示的方法的部分步骤对应的像素单元的示意性截面图；图5示出根据本公开另一个实施例的像素单元的制造方法的示例流程图；图6A至6E示出与图5所示的方法的部分步骤对应的像素单元的示意性截面图；图7A-7D示出根据另一实施例的制造方法的部分步骤对应的像素单元的示意性截面图；图8A-8F示出了根据另一实施例的制造方法的部分步骤对应的像素单元的示意性截面图；以及图9A至9H示出根据本公开一个实施例的制造方法的部分步骤对应的像素单元的示意性截面图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的专利技术并不限于附图等所公开的位置、尺寸及范围等。具体实施方式现在将参照附图来详细描述本公开的各种示例性实施例。应注意：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述
、
技术介绍
、
技术实现思路
或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。上述描述可以指示被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语本文档来自技高网...

【技术保护点】
1.一种像素单元，其特征在于，包括：衬底，包括用于光电器件的第一部分和用于与所述光电器件耦合的晶体管的第二部分，其中所述第一部分在所述衬底表面处具有第一表面，并且所述第一部分包括第一掺杂区；所述第二部分包括：沟道形成区，与所述第一掺杂区相邻，所述沟道形成区的导电类型与所述第一掺杂区的导电类型相反，以及与沟道形成区相邻的第二掺杂区；在所述衬底之上且至少覆盖所述第一表面的至少一部分的调节绝缘层；以及至少在所述第一表面的所述至少一部分之上的调节电极层，所述调节绝缘层插入在二者之间。

【技术特征摘要】
2017.12.07 CN 201711283968X1.一种像素单元，其特征在于，包括：衬底，包括用于光电器件的第一部分和用于与所述光电器件耦合的晶体管的第二部分，其中所述第一部分在所述衬底表面处具有第一表面，并且所述第一部分包括第一掺杂区；所述第二部分包括：沟道形成区，与所述第一掺杂区相邻，所述沟道形成区的导电类型与所述第一掺杂区的导电类型相反，以及与沟道形成区相邻的第二掺杂区；在所述衬底之上且至少覆盖所述第一表面的至少一部分的调节绝缘层；以及至少在所述第一表面的所述至少一部分之上的调节电极层，所述调节绝缘层插入在二者之间。2.如权利要求1所述的像素单元，其特征在于，其中所述调节绝缘层包括：在所述第一表面之上的第一层，所述第一层由非高k材料的电介质材料形成；以及在所述第一层之上的第二层，所述第二绝缘层由包含金属元素的高k材料形成。3.如权利要求1或2所述的像素单元，其特征在于，其中所述第一部分还包括：在第一掺杂区之下的第三掺杂区，其中，所述第一掺杂区的导电类型与所述第三掺杂区的导电类型相同。4.如权利要求1或2所述的像素单元，其特征在于，其中所述第一部分还包括：在第一掺杂区之下的第三掺杂区，以及在第一掺杂区之上的第四掺杂区，其中，所述第一掺杂区的导电类型与所述第三掺杂区的导电类型相同，但与第四掺杂区的导电...

【专利技术属性】
技术研发人员：陈世杰，北村阳介，黄晓橹，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32