用于制造半导体装置的方法制造方法及图纸

本公开涉及用于制造半导体装置的方法。防止由于电子和Fe(铁)从在半导体基板的顶表面中形成的元件隔离沟槽的表面扩散到形成图像感测元件的像素的光电二极管中而引起像素特性退化。另外，防止氧从在元件隔离沟槽的表面处形成的氧化硼膜扩散到光电二极管中。在半导体基板的顶表面中，形成用于嵌入围绕光电二极管形成区域的元件隔离区域的沟槽。然后，将B(硼)掺杂到沟槽的表面中，以形成半导体层。随后，通过APM清洗去除由表面处沉积的硼与氧之间的反应所产生的氧化硼膜。然后，执行热处理，以在半导体层中扩散硼。

A method for making semiconductor devices

The disclosure relates to a method for manufacturing semiconductor devices. To prevent the degradation of the pixel characteristics due to the diffusion of the surface of the element isolation groove formed from the top surface of the semiconductor substrate from the electronic and Fe (iron) to the photodiode forming the pixel of the image sensing element. In addition, oxygen is prevented from diffusing into the photodiode by forming a boron oxide film formed on the surface of the element isolation trench. In the top surface of the semiconductor substrate, a groove for embedding an element isolation area around the photodiode forming region is formed. The B (boron) is then doped onto the surface of the trench to form a semiconductor layer. Subsequently, the boron oxide film produced by the reaction between boron and oxygen deposited on the surface is removed by APM cleaning. Heat treatment is then performed to diffuse boron in the semiconductor layer.

【技术实现步骤摘要】
用于制造半导体装置的方法相关申请的交叉引用于2016年12月28日提交的日本专利申请No.2016-256105的公开内容(包括说明书、附图和摘要)通过引用整体并入本文中。
本专利技术涉及用于制造半导体装置的方法，并且更具体地，涉及有效地适用于制造包括图像感测元件的半导体装置的技术。
技术介绍
用在数码相机等中的图像感测元件(图像元件)包括例如布置成矩阵的多个像素，所述多个像素每个都包括用于检测光并生成电荷的光电二极管。如已知的，一个像素包括光电二极管、用于将电荷输出到外围元件的传输晶体管以及用于执行信号的放大的外围元件等。在半导体基板的主表面处形成的光电二极管的布局由围绕光电二极管的外围的元件隔离区域限定。作为用于形成元件隔离区域的方法，已知有如下方法：在半导体基板的主表面中形成沟槽，以及在沟槽中内嵌入绝缘膜，由此形成由绝缘膜形成的元件隔离区域。专利文献1(日本未经审查的专利申请公开No.2016-134614)描述如下：在半导体基板的顶表面中的沟槽中嵌入绝缘膜，由此形成元件隔离区域；从而，电子或Fe(铁)从元件隔离区域和半导体基板之间的边界扩散到光电二极管中，不利地导致像素特性的退化。在这种情况下，在专利文献1中，通过等离子体掺杂法将B(硼)在给定的深度均匀地掺杂到用于元件隔离的沟槽的表面中。作为结果，防止了电子和铁的扩散。引用文献专利文献专利文献1日本未经审查的专利申请公开No.2016-134614
技术实现思路
如专利文献1中那样，使用光致抗蚀剂膜作为离子注入抑制掩模，将硼掺杂到元件隔离沟槽的表面中。然后，通过灰化去除光致抗蚀剂膜，使得在表面处形成BXOY(氧化硼)膜。然后，通过热处理等，氧化硼膜中的氧化物在光电二极管中扩散，不利地导致像素特性(图像感测特性)的劣化。根据附图和本说明书的描述，其它目的和新的特征将变得清楚。以下将简要描述本申请中所公开的实施例中的代表性实施例的概要。一个实施例的用于制造半导体装置的方法包括：在依次执行在半导体基板的顶表面中形成沟槽以用于在光电二极管形成区域周围嵌入元件隔离区域的步骤、将B(硼)掺杂到沟槽的侧表面和底表面中的步骤以及通过灰化去除光致抗蚀剂膜的步骤之后，并且在形成元件隔离区域之前，执行进行APM清洗的步骤。根据本申请中所公开的一个实施例，能够提高半导体装置的可靠性。特别地，能够防止像素特性退化。附图说明图1是用于例示本专利技术的第一实施例的半导体装置的制造步骤的截面图。图2是在图1之后的制造步骤期间半导体装置的截面图；图3是在本专利技术的第一实施例的半导体装置的制造步骤中使用的等离子体掺杂设备的截面图。图4是在图2之后的制造步骤期间半导体装置的截面图；图5是在图4之后的制造步骤期间半导体装置的截面图；图6是在图5之后的制造步骤期间半导体装置的截面图；图7是在图6之后的制造步骤期间半导体装置的截面图；图8是在图7之后的制造步骤期间半导体装置的截面图；图9是在图8之后的制造步骤期间半导体装置的截面图；图10是在图9之后的制造步骤期间半导体装置的截面图；图11是在图10之后的制造步骤期间半导体装置的截面图；图12是在图11之后的制造步骤期间半导体装置的截面图；图13是在图12之后的制造步骤期间半导体装置的截面图；图14是在图13之后的制造步骤期间半导体装置的截面图；图15是在图14之后的制造步骤期间半导体装置的截面图；图16是在图15之后的制造步骤期间半导体装置的截面图；图17是在图16之后的制造步骤期间半导体装置的截面图；图18是在图17之后的制造步骤期间半导体装置的截面图；图19是在图18之后的制造步骤期间半导体装置的截面图；图20是在图19之后的制造步骤期间半导体装置的截面图；图21是在图20之后的制造步骤期间半导体装置的截面图；图22是在图21之后的制造步骤期间半导体装置的截面图；图23是在图22之后的制造步骤期间半导体装置的截面图；图24是示出本专利技术的第一实施例的半导体装置的布局的平面图；图25是示出本专利技术的第一实施例的半导体装置的等效电路图；图26是用于例示本专利技术的第一实施例的修改例的半导体装置的制造步骤的截面图。图27是在图26之后的制造步骤期间半导体装置的截面图；图28是用于例示本专利技术的第二实施例的半导体装置的制造步骤的截面图。图29是用于例示本专利技术的第三实施例的半导体装置的制造步骤的截面图。图30是在图29之后的制造步骤期间半导体装置的截面图；图31是在图30之后的制造步骤期间半导体装置的截面图；图32是在图31之后的制造步骤期间半导体装置的截面图；图33是在图32之后的制造步骤期间半导体装置的截面图；图34是在图33之后的制造步骤期间半导体装置的截面图；以及图35是用于例示比较例的半导体装置的制造步骤的截面图。具体实施方式以下将参考附图详细描述本专利技术的实施例。顺便提及，在用于描述实施例的所有附图中，具有相同功能的构件被赋予相同的参考标记和标号，并且省略对其的重复描述。另外，在下面的实施例中，除非另有要求，否则原则上将不重复对相同或相似部分的描述。而参考标记“-”和“+”各自表示导电类型为N型或P型的半导体中的杂质的相对浓度。例如，在N型杂质的情况下，杂质浓度按照“N-”、“N”和“N+”的次序增加。但是，不管如“N-”、“N”和“N+”的杂质浓度的高度如何，其导电类型都可以被统称为N型。这也适用于P型半导体。第一实施例本实施例的半导体装置涉及图像感测元件(固态图像感测元件)，并且特别地涉及其中形成像素的光电二极管被具有STI(浅沟槽隔离)结构的元件隔离区域围绕的图像感测元件。图像感测元件是CMOS(互补金属氧化物半导体)图像传感器。在本实施例中，将B(硼)掺杂到用于在其中嵌入元件隔离区域的沟槽(元件隔离沟槽)的侧表面和底表面中，由此防止由电子和Fe(铁)扩散到光电二极管中而造成的像素特性的退化。在这种情况下，通过APM去除在沟槽的侧表面和底表面处形成的氧化物膜。在本文中，将通过假设用作CMOS图像传感器中的像素实现电路的四晶体管型像素作为像素的一个示例来给出描述。但是，本专利技术不限于此。关于用于制造半导体装置的方法以下，将通过参考图1至23描述本实施例的用于制造半导体装置的方法。图1、2以及4至23各自是用于例示本实施例的半导体装置的制造步骤的截面图。图3是在本实施例的半导体装置的制造步骤中使用的等离子体掺杂设备的截面图。在图1至23中，像素区域1A中的截面在图的左侧示出，并且逻辑电路区域1B中的截面在图的右侧示出。像素区域1A和逻辑电路区域1B是在同一半导体基板上在沿着半导体基板的主表面的方向上彼此相邻的区域。像素区域1A是形成光电二极管及其外围元件的区域。逻辑电路区域1B是形成用于形成模拟/数字转换电路的MOSFET(金属氧化物半导体场效应晶体管，MOS型场效应晶体管)等的区域。在本文中，将给出对在逻辑电路区域1B中形成N型MOSFET的步骤的描述。但是，在逻辑电路区域1B中未示出的其它区域中也形成P型MOSFET。换句话说，在逻辑电路区域1B中形成CMOS。首先，如图1所示，提供半导体基板SB。半导体基板SB由例如P型单晶硅(Si)形成。随后，在半导体基板SB上，使用例如热氧化法形成由氧化硅膜形成的绝缘膜IF1。随后，使用例如CVD本文档来自技高网...

【技术保护点】
1.一种用于制造半导体装置的方法，所述半导体装置包括具有用于根据入射光的光量生成信号电荷的光电转换元件的图像感测元件，所述方法包括以下步骤：(a)提供半导体基板；(b)在所述半导体基板的主表面中形成围绕所述半导体基板的主表面的第一区域的第一沟槽；(c)用第一光致抗蚀剂膜覆盖所述半导体基板的主表面的第二区域，使用所述第一光致抗蚀剂膜作为掩模将硼掺杂到所述第一沟槽的表面中，并由此在所述第一沟槽的表面中形成含有硼的第一半导体层；(d)通过使用氧的灰化处理去除所述第一光致抗蚀剂膜，由此允许氧和所述第一沟槽的表面中的硼彼此反应，并由此形成覆盖所述第一沟槽的表面的第一氧化硼膜；(e)执行APM清洗，并由此去除所述第一氧化硼膜；(f)在步骤(e)之后，在所述第一沟槽中嵌入绝缘膜，并由此形成包括所述绝缘膜的元件隔离区域；以及(g)在所述第一区域中的所述半导体基板的主表面中形成所述光电转换元件。

【技术特征摘要】
2016.12.28 JP 2016-2561051.一种用于制造半导体装置的方法，所述半导体装置包括具有用于根据入射光的光量生成信号电荷的光电转换元件的图像感测元件，所述方法包括以下步骤：(a)提供半导体基板；(b)在所述半导体基板的主表面中形成围绕所述半导体基板的主表面的第一区域的第一沟槽；(c)用第一光致抗蚀剂膜覆盖所述半导体基板的主表面的第二区域，使用所述第一光致抗蚀剂膜作为掩模将硼掺杂到所述第一沟槽的表面中，并由此在所述第一沟槽的表面中形成含有硼的第一半导体层；(d)通过使用氧的灰化处理去除所述第一光致抗蚀剂膜，由此允许氧和所述第一沟槽的表面中的硼彼此反应，并由此形成覆盖所述第一沟槽的表面的第一氧化硼膜；(e)执行APM清洗，并由此去除所述第一氧化硼膜；(f)在步骤(e)之后，在所述第一沟槽中嵌入绝缘膜，并由此形成包括所述绝缘膜的元件隔离区域；以及(g)在所述第一区域中的所述半导体基板的主表面中形成所述光电转换元件。2.根据权利要求1所述的用于制造半导体装置的方法，其中，在步骤(c)中，使用所述第一光致抗蚀剂膜作为掩模执行等离子体掺杂，由此将硼掺杂到所述第一沟槽的表面中，并由此形成所述第一半导体层。3.根据权利要求1所述的用于制造半导体装置的方法，其中，在步骤(b)中，形成第一沟槽和与所述半导体基板的主表面的第二区域相邻的第二沟槽，其中，在步骤(c)中，在所述第二区域和所述第二沟槽覆盖有所述第一光致抗蚀剂膜的情况下，在所述第一沟槽的表面处形成所述第一半导体层，以及其中，在步骤(f)中，将所述绝缘膜嵌入在所述第一沟槽和所述第二沟槽的每个内部中，由此形成包括所述绝缘膜的所述元件隔离区域，所述方法还包括以下步骤：(h)在所述第二区域中的所述半导体基板上方形成场效应晶体管。4.根据权利要求1所述的用于制造半导体装置的方法，还包括以下步骤：(e1)在步骤(e)之后，以900至1100℃对所述半导体基板进行热处理，并由此在所述第一半导体层中扩散硼。5.根据权利要求1所述的用于制造半导体装置的方法，其中，在步骤(e)中，在40至75℃的温度条件下执行APM清洗，由此去除所述第一氧化硼膜。6.根据权利要求1所述的用于制造半导体装置的方法，还包括以下步骤：(i)在步骤(g)之后，在所述半导体基板的主表面中形成比所述第一沟槽深的第三沟槽，(j)用第二光致抗蚀剂膜覆盖所述半导体基板的主表面的所述第二区域，并且使用所述第二光致抗蚀剂膜作为掩模将硼掺杂到所述第三沟槽的表面中，并由此在所述第三沟槽的表面中形成含有硼的第二半导体层，(k)通过使用氧的灰化处理去除所述第二光致抗蚀剂膜，并由此允许氧和所述第三沟槽的表面中的硼彼此反应，并由此形成覆盖所述第三沟槽的表面的第二氧化硼膜，(l)执行APM清洗，并由此去除所述第二氧化硼膜，以及(m...

【专利技术属性】
技术研发人员：山口直，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP