集成电路器件及制造其的方法技术

一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

Integrated circuit devices and methods of manufacturing it

An integrated circuit (IC) device includes a first and second fin active region, a first gate line and a second gate line, and a first source / drain zone and a second source / drain zone, respectively, from the first region of the substrate and the second region, respectively. The first fin active region has a first top surface, and the first depression has the first depth from the first top surface. The first source / drain region fills the first depression and has the first width. The second fin active region has second top surfaces, and the second depression has second depths from the second top surface. Second the depth is greater than the first depth. The second source / drain region is filled with second sag and has second width. The second width is larger than the first width.

【技术实现步骤摘要】
集成电路器件及制造其的方法
专利技术构思涉及集成电路(IC)器件及制造其的方法，更具体地，涉及包括场效应晶体管(FET)的IC器件及制造其的方法。
技术介绍
由于电子技术的发展，IC器件近来已被快速地按比例缩小。因为半导体器件不仅会需要高的操作速度，而且会需要操作的精度，所以已经对优化半导体器件中包括的晶体管的结构的方法进行了各种各样的研究。
技术实现思路
专利技术构思涉及集成电路(IC)器件，其被配置为根据形成在相同衬底上的器件的种类和结构而确保被不同地需要的电特性，纵使器件区域的面积随着IC器件的按比例缩小而减小。专利技术构思还涉及制造IC器件的方法，通过该方法，具有有效结构的IC器件可以根据单元器件的种类被容易地制造，使得可以根据形成在相同衬底上的器件的种类的结构而确保被不同地需要的电特性，纵使器件区域的面积随着IC器件的按比例缩小而减小。根据专利技术构思的一些示例实施方式，一种IC器件包括含第一区域和第二区域的衬底。第一鳍型有源区在第一区域中从衬底凸出。第一鳍型有源区具有第一顶表面以及具有从第一顶表面起的第一深度的第一凹陷。第一源极/漏极区填充第一凹陷并具有第一宽度。第一栅线覆盖第一顶表面。第一栅线在交叉第一鳍型有源区的方向上延伸。第二鳍型有源区在第二区域中从衬底凸出。第二鳍型有源区具有第二顶表面以及具有从第二顶表面起的第二深度的第二凹陷。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。第二栅线覆盖第二顶表面。第二栅线在交叉第二鳍型有源区的方向上延伸。根据专利技术构思的一些示例实施方式，包括衬底的IC器件。衬底包括第一区域和第二区域。多个第一鳍型有源区在第一区域中从衬底凸出。所述多个第一鳍型有源区彼此平行延伸。所述多个第一鳍型有源区的每个包括第一顶表面以及具有从第一顶表面起的第一深度的第一凹陷。第一源极/漏极区填充所述多个第一鳍型有源区当中的一个第一鳍型有源区的第一凹陷。第一源极/漏极区具有第一宽度。多个第二鳍型有源区在第二区域中从衬底凸出。所述多个第二鳍型有源区彼此平行延伸。所述多个第二鳍型有源区的每个包括第二顶表面以及具有从第二顶表面起的第二深度的第二凹陷。第二深度大于第一深度。第二源极/漏极区分别填充所述多个第二鳍型有源区的第二凹陷。第二源极/漏极区包括多个源极/漏极分支部分和源极/漏极合并部分。源极/漏极合并部分连接到所述多个源极/漏极分支部分。源极/漏极合并部分交叉所述多个第二鳍型有源区在所述多个第二鳍型有源区之上延伸。第二源极/漏极区具有第二宽度。第二宽度大于第一宽度。根据专利技术构思的一些示例实施方式，一种制造IC器件的方法包括在衬底的第一区域中形成第一鳍型有源区以及在衬底的第二区域中形成第二鳍型有源区、在衬底上形成间隔物层、在第一鳍型有源区中形成第一凹陷、形成第一源极/漏极区以填充第一凹陷、在第二鳍型有源区中形成第二凹陷、以及形成第二源极/漏极区以填充第二凹陷。间隔物层覆盖第一鳍型有源区和第二鳍型有源区。第一凹陷具有第一深度被形成在第一鳍型有源区中。形成第一凹陷包括在衬底的第二区域用第一掩模图案覆盖的同时在衬底的第一区域中蚀刻间隔物层。第一源极/漏极区具有第一宽度。第二凹陷具有第二深度。形成第二凹陷包括在衬底的第一区域用第二掩模图案覆盖的同时在衬底的第二区域中蚀刻间隔物层。第二深度大于第一深度。第二源极/漏极区具有第二宽度。第二宽度大于第一宽度。根据专利技术构思的一些示例实施方式，一种集成电路器件包括含第一区域和第二区域的衬底、在第一区域中从衬底凸出的第一鳍型有源区、第一源极/漏极区、跨越第一沟道区的第一栅线、在第二区域中从衬底凸出的第二鳍型有源区、第二源极/漏极区、以及跨越第二沟道区的第二栅线。第一鳍型有源区包括由第一鳍型有源区中的第一凹陷限定的第一沟道区。第一沟道区具有第一高度。第二鳍型有源区包括由第二鳍型有源区中的第二凹陷限定的第二沟道区。第二沟道区具有大于第一高度的第二高度。第一源极/漏极区在第一凹陷中。第二源极/漏极区在第二凹陷中。附图说明专利技术构思将由以下结合附图的详细描述被更清楚地理解，附图中：图1示出根据专利技术构思的一些示例实施方式的集成电路(IC)器件的主要部件的平面布局；图2A是图1中用虚线示出的区域“IA”和“IIA”中包括的主要部件的透视图；图2B是沿图1的线B1-B1'和B2-B2'截取的剖视图；图2C是沿图1的线C1-C1'和C2-C2'截取的剖视图；图2D是沿图1的线D1-D1'和D2-D2'截取的剖视图；图3是根据专利技术构思的一些示例实施方式的IC器件的剖视图；图4是根据专利技术构思的一些示例实施方式的IC器件的剖视图；图5是根据专利技术构思的一些示例实施方式的IC器件的剖视图；图6是根据专利技术构思的一些示例实施方式的IC器件的框图；图7是根据专利技术构思的一些示例实施方式的IC器件中包括的存储器件的主要部件的俯视图；图8A是根据专利技术构思的一些示例实施方式的IC器件的逻辑区域中包括的逻辑器件的主要部件的俯视图；图8B是一些部件的沿图8A的线B2-B2'截取的剖视图；图9A至9C是根据专利技术构思的一些示例实施方式的IC器件中包括的逻辑器件的剖视图；以及图10A至23B是制造根据专利技术构思的一些示例实施方式的IC器件的方法的顺序工艺的剖视图，其中图10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A和23A是主要部件的沿图1的线B1-B1'和B2-B2'截取的剖视图，示出顺序的工艺操作，图10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、20B、21B、22B和23B是主要部件的沿图1的线C1-C1'和C2-C2'截取的剖视图，示出顺序的工艺操作。具体实施方式图1示出根据专利技术构思的一些示例实施方式的集成电路(IC)器件100的主要部件的平面布局。参照图1，IC器件100可以包括第一区域I和第二区域II。第一区域I和第二区域II可以是配置为实现不同功能的区域。在一些实施方式中，第一区域I可以是存储器区域，第二区域II可以是非存储器区域。存储器区域可以是静态随机存取存储器(SRAM)区域、动态RAM(DRAM)区域、磁性RAM(MRAM)区域、电阻式RAM(RRAM)区域或相变RAM(PRAM)区域)。非存储器区域可以是逻辑区域。在专利技术构思的一些示例实施方式中，第一区域I可以是SRAM区域的局部区域，第二区域II可以是逻辑区域的局部区域。IC器件100的第一区域I可以包括多个第一鳍型有源区F1和多条第一栅线GL1。所述多个第一鳍型有源区F1可以在第一方向(X方向)上且彼此平行地延伸。所述多条第一栅线GL1可以在所述多个第一鳍型有源区F1之上在第二方向(Y方向)上延伸，并交叉所述多个第一鳍型有源区F1。第一晶体管TR1可以分别形成在所述多个第一鳍型有源区F1与所述多条第一栅线GL1之间的交叉处。所述多个第一鳍型有源区F1中的一些可以以第一节距P1布置。所述多个第一鳍型有源区F1中的另外的第一鳍型有源区可以以可变节距形成，使得两个相邻的第一鳍型有源区F1之间的距离可以根据位置而变化。IC器件100的第二区域II可以包括多个第二鳍型有源区F2和多条第二栅线GL2。所述多个第二鳍型有源本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：衬底，其包括第一区域和第二区域；第一鳍型有源区，其在所述第一区域中从所述衬底凸出，所述第一鳍型有源区具有第一顶表面，所述第一鳍型有源区包括具有从所述第一顶表面起的第一深度的第一凹陷；第一源极/漏极区，其填充所述第一凹陷，所述第一源极/漏极区具有第一宽度；第一栅线，其覆盖所述第一顶表面，所述第一栅线在交叉所述第一鳍型有源区的方向上延伸；第二鳍型有源区，其在所述第二区域中从所述衬底凸出，所述第二鳍型有源区具有第二顶表面，所述第二鳍型有源区包括具有从所述第二顶表面起的第二深度的第二凹陷，所述第二深度大于所述第一深度；第二源极/漏极区，其填充所述第二凹陷，所述第二源极/漏极区具有第二宽度，所述第二宽度大于所述第一宽度；以及第二栅线，其覆盖所述第二顶表面，所述第二栅线在交叉所述第二鳍型有源区的方向上延伸。

【技术特征摘要】
2016.12.27 KR 10-2016-01801401.一种集成电路器件，包括：衬底，其包括第一区域和第二区域；第一鳍型有源区，其在所述第一区域中从所述衬底凸出，所述第一鳍型有源区具有第一顶表面，所述第一鳍型有源区包括具有从所述第一顶表面起的第一深度的第一凹陷；第一源极/漏极区，其填充所述第一凹陷，所述第一源极/漏极区具有第一宽度；第一栅线，其覆盖所述第一顶表面，所述第一栅线在交叉所述第一鳍型有源区的方向上延伸；第二鳍型有源区，其在所述第二区域中从所述衬底凸出，所述第二鳍型有源区具有第二顶表面，所述第二鳍型有源区包括具有从所述第二顶表面起的第二深度的第二凹陷，所述第二深度大于所述第一深度；第二源极/漏极区，其填充所述第二凹陷，所述第二源极/漏极区具有第二宽度，所述第二宽度大于所述第一宽度；以及第二栅线，其覆盖所述第二顶表面，所述第二栅线在交叉所述第二鳍型有源区的方向上延伸。2.根据权利要求1所述的集成电路器件，还包括：器件隔离膜，其覆盖所述第二鳍型有源区的两个下侧壁；以及鳍绝缘间隔物，其在所述器件隔离膜上覆盖所述第二源极/漏极区，其中所述鳍绝缘间隔物从所述衬底凸出得比所述第二源极/漏极区与所述第二鳍型有源区之间的界面更远。3.根据权利要求2所述的集成电路器件，其中所述器件隔离膜在所述第二凹陷的两个侧壁上从所述衬底凸出得比所述第二源极/漏极区与所述第二鳍型有源区之间的界面处更远。4.根据权利要求1所述的集成电路器件，还包括：第一器件隔离膜，其覆盖所述第一鳍型有源区的两个侧壁；第一鳍绝缘间隔物，其在所述第一器件隔离膜之上凸出到比所述第一源极/漏极区与所述第一鳍型有源区之间的第一界面处更高的水平，所述第一鳍绝缘间隔物覆盖所述第一源极/漏极区；第二器件隔离膜，其覆盖所述第二鳍型有源区的两个下侧壁；以及第二鳍绝缘间隔物，其在所述第二器件隔离膜上凸出到比所述第二源极/漏极区与所述第二鳍型有源区之间的第二界面处更高的水平，所述第二鳍绝缘间隔物覆盖所述第二源极/漏极区。5.根据权利要求4所述的集成电路器件，其中第一垂直距离是从所述第一界面到所述第一鳍绝缘间隔物的顶部，第二垂直距离是从所述第二界面到所述第二鳍绝缘间隔物的顶部，以及所述第一垂直距离小于所述第二垂直距离。6.根据权利要求1所述的集成电路器件，其中所述第一凹陷在所述第一鳍型有源区延伸的方向上的宽度小于所述第二凹陷在所述第二鳍型有源区延伸的方向上的宽度。7.根据权利要求1所述的集成电路器件，还包括：第一器件隔离膜，其覆盖所述第一鳍型有源区的两个下侧壁；以及第二器件隔离膜，其覆盖所述第二鳍型有源区的两个下侧壁，其中所述第一器件隔离膜的顶表面在比所述第二器件隔离膜的顶表面更低的水平处。8.根据权利要求1所述的集成电路器件，其中所述第一区域是静态随机存取存储器(SRAM)区域，所述第二区域是逻辑区域。9.一种集成电路器件，包括：衬底，其包括第一区域和第二区域；在所述第一区域中从所述衬底凸出的多个第一鳍型有源区，所述多个第一鳍型有源区彼此平行延伸，所述多个第一鳍型有源区的每个包括第一顶表面和具有从所述第一顶表面起的第一深度的第一凹陷；第一源极/漏极区，其填充所述多个第一鳍型有源区当中的一个第一鳍型有源区的所述第一凹陷，所述第一源极/漏极区具有第一宽度；在所述第二区域中从所述衬底凸出的多个第二鳍型有源区，所述多个第二鳍型有源区彼此平行延伸，所述多个第二鳍型有源区的每个包括第二顶表面和具有从所述第二顶表面起的第二深度的第二凹陷，所述第二深度大于所述第一深度；以及第二源极/漏极区，其分别填充所述多个第二鳍型有源区的所述第二凹陷，所述第二源极/漏极区包括多个源极/漏极分支部分和连接到所述多个源极/漏极分支部分的源极/漏极合并部分，所述源极/漏极合并部分在所述多个第二鳍型有源区之上交叉所述多个第二鳍型有源区延伸，所述第二源极/漏极区具有第二宽度，所述第二宽度大于所述第一宽度。10.根据权利要求9所述的集成电路器件，其中所述多个第二鳍型有源区与所述第二源极/漏极区之间的界面在比所述一个第一鳍型有源区与所述第一源极/漏极区之间的界面更低的水平处。11.根据权利要求9所述的集成电路器件，还包括：第一器件隔离膜，其覆盖所述一个第一鳍型有源区的两个下侧壁；第二器件隔离膜，其覆盖所述多个第二鳍型有源区的每个的两个下侧壁；第一鳍绝缘间隔物，其在所述第一器件隔离膜之上覆盖所述第一源极/漏极区，所述第一鳍绝缘间隔物具有第一垂直长度；以及至少一个第二鳍绝缘间隔物，其在所述第二器件隔离膜之上覆盖所述第二源极/漏极区，所述至少一个第二鳍绝缘间隔物具有第二垂直长度，所述第二垂直长度小于...

【专利技术属性】
技术研发人员：李正韩，李善佶，姜明一，李正允，李承勋，李炫姃，金善昱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR