包含角部凹陷的半导体装置制造方法及图纸

公开了一种半导体裸芯，其包含角部凹陷，以避免制造过程中半导体裸芯破裂。在从晶片切片半导体裸芯之前，可以在晶片中、半导体裸芯的任意对之间的角部处形成凹陷。可以通过激光或光刻工艺在半导体裸芯之间的切口区域中形成凹陷。一经形成，角部凹陷防止半导体裸芯的破裂或损坏，否则，由于在背面研磨工艺期间相邻的半导体裸芯相对于彼此移动，该破裂或损坏可能发生在相邻的半导体裸芯的角部。

A semiconductor device containing a corner sag

A semiconductor bare core is disclosed, which includes corner depression to avoid rupture of semiconductor bare core during manufacture. Before slicing the semiconductor bare core from the wafer, a depression can be formed at the corner between the wafer and any pair of semiconductor bare core. A depression can be formed through the laser or lithography process in the cut area between the semiconductor bare core. Once formed, the corner sag prevents the breakage or damage of the bare core of the semiconductor, or, as the adjacent semiconductor bare core moves relative to each other during the back grinding process, the rupture or damage may occur at the corner of the adjacent semiconductor core.

【技术实现步骤摘要】
包含角部凹陷的半导体装置
本技术的示例涉及包含角部凹陷的半导体装置。
技术介绍
对于便携消费级电子产品的需求的强劲增长驱动了对大容量存储装置的需求。非易失性半导体存储器装置(比如闪存存储卡)被广泛使用，以迎合信息存储和交换的日益增长的需求。其便携性、多功能性以及坚固的设计，连同其高可靠性以及大容量，已经使得这样的存储器装置理想地应用于多种多样的电子装置，包含例如数码相机、数字音乐播放器、视频游戏控制器、PDA以及移动电话。半导体存储器典型地被提供在半导体封装体内，半导体封装体保护半导体存储器，并且允许存储器与主机装置之间的通信。半导体封装体的示例包含系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯被安装和互连在小足印(footprint)的基板上。半导体裸芯典型地在半导体晶片中一起批量加工。集成电路一经被限定在单独的裸芯上，裸芯被从晶片切片并移除，用于安装在封装体内。研磨之前的隐形切片(本文中有时称为“SDBG”)是新兴的切片技术，其中激光脉冲以行和列聚焦在晶片的顶部表面和底部表面上，限定单独的半导体裸芯的轮廓。后续的机械扰动(比如发生在晶片背面研磨工艺期间)，导致晶片沿着限定半导体裸芯轮廓的行和列干净地断裂。尽管SDBG提供一定的工艺效率，SDBG具有一个缺点，其可能导致单独的半导体裸芯角部处的破裂。特别地，在机械背面研磨工艺期间，其中研磨轮经过已经分离的单独的半导体裸芯之上，裸芯可能彼此碰撞，有时导致角部处的剥落或破裂。尽管在背面研磨工艺期间，裸芯被安装在带上，带允许裸芯之间的小尺寸移动，并且此小移动可能足以导致上述的剥落和破裂。
技术实现思路
概括起来，本技术的示例涉及一种半导体晶片，其包含：第一主表面；与第一主表面相反的第二主表面；多个半导体裸芯，其包含在晶片的第一主表面中、半导体裸芯的有源区域中形成的集成电路；切口区域，其包含围绕多个半导体裸芯的有源区域的切口线的第一集和第二集；以及多个角部凹陷，其形成在晶片的第一主表面中、在切口线的第一集和第二集的交点处。在其他示例中，本技术涉及一种由半导体晶片形成的半导体裸芯，半导体裸芯包含：第一主表面；与第一主表面相反的第二主表面，第二主表面包括有源区域和边界；包含集成电路的有源区域；以及一个或多个凹陷部分，其形成在边界内、以及半导体裸芯的面的交会处的一个或多个角部处，提供一个或多个凹陷部分以避免损坏有源区域内的半导体裸芯。在其他示例中，本技术涉及一种半导体封装体，包含：两个或更多个堆叠的存储器裸芯，堆叠的存储器裸芯的半导体裸芯包含：第一主表面；与第一主表面相反的第二主表面；包含集成电路的有源区域，集成电路形成在第一主表面处；边界，围绕有源区域，不含集成电路；以及一个或多个凹陷部分，其形成在边界内、以及半导体裸芯的面的交会处的一个或多个角部处，提供一个或多个凹陷部分，以防止损坏有源区域内的半导体裸芯；以及电连接到堆叠的存储器裸芯的控制器裸芯，用于将数据传输到存储器裸芯的堆叠体，和从存储器裸芯的堆叠体传输数据。在另一示例中，本技术涉及一种在晶片内制造多个半导体裸芯的方法，方法包含：(a)在晶片上限定多个半导体裸芯的位置；(b)在晶片的第一主表面处、以及在多个半导体裸芯的有源区域内形成多个集成电路；(c)在有源区域之间的界线处、以及相邻的有源区域之间的角部处形成多个凹陷；(d)切片多个半导体裸芯，以将多个半导体裸芯从晶片至少部分地分离，多个凹陷中的凹陷的一部分位于多个半导体裸芯中的半导体裸芯的角部；以及(e)背面研磨多个半导体裸芯，半导体裸芯的角部处的凹陷的一部分防止其他半导体裸芯接触半导体裸芯的角部。在其他示例中，本技术涉及一种在晶片内制造的半导体裸芯，半导体裸芯包含：多个集成电路，形成在晶片的第一主表面处，以及半导体裸芯的有源区域内；以及凹陷装置，凹陷防止在半导体裸芯的制造期间其他半导体裸芯接触半导体裸芯的角部。在其他示例中，本技术涉及一种半导体裸芯，半导体裸芯包含：第一表面和第二表面，分开了第一厚度；集成电路，形成于第一表面和第二表面之间的有源区域；边缘，沿第一表面和第二表面之间的周边限定；以及多个角部，在相邻的边缘之间限定，所述角部的至少一个凹陷到第二厚度。附图说明图1是用于形成根据本专利技术的实施例的半导体裸芯的流程图。图2是示出晶片的第一主表面的半导体晶片的正视图。图3根据本技术的实施例的包含角部凹陷的半导体晶片的正视图。图4是示出根据本技术的实施例的角部凹陷的放大图。图5和图6是图示形成根据本技术的不同实施例的角部凹陷的方法的流程图。图7和图8图示研磨激光工艺之前的用于切片半导体晶片的隐形切片。图9图示减薄半导体晶片并且将单独的裸芯从晶片分离的背面研磨工艺。图10和图11图示了在隐形切片之后、研磨和背面研磨工艺之前的晶片内的半导体裸芯的可替代的实施例。图12图示了根据本技术的实施例制造的半导体裸芯的立体图。图13是包含根据本技术的实施例制造的半导体裸芯的半导体封装体。图14是示出了根据本技术的替换实施例的角部凹陷的放大视图。具体实施方式现在将参考附图描述本技术，在实施例中，涉及一种半导体裸芯，其形成为具有角部凹陷，以防止裸芯制造期间的半导体裸芯的破裂或剥落。在从晶片切片半导体裸芯之前，凹陷可以形成在晶片中，在两个或更多个半导体裸芯之间的角部处。可以通过激光或光刻工艺在半导体裸芯之间的切口区域中形成凹陷。一经形成，角部凹陷防止半导体裸芯的破裂或其他损坏，例如在背面研磨工艺期间由于相邻的半导体裸芯相对于彼此移动。应当理解，本专利技术能够以多种不同形式实施，而不应理解为局限于本文中提出的实施例。反之，提出这些实施例，使得本公开将变得充分而完整，并且将本专利技术彻底传达给那些本领域技术人员。事实上，本专利技术意图涵盖这些实施例的替代、改变和等效，其被包含在由所附权利要求限定的本专利技术的范围和精神内。此外，在下面的本专利技术的具体实施方式中，提出了许多具体细节，以提供对本专利技术的彻底理解。然而，本领域普通技术的人员应该清楚，可以在没有这样的具体细节的情况下实践本专利技术。如本文中使用的，术语“顶部”和“底部”，“上”和“下”以及“垂直”和“水平”及其形式，可能作为示例使用，并且仅作为示例性目的，而并不意图限定本专利技术的描述，因为参考的项目可以在位置和取向上交换。同样，如本文中使用的，术语“实质上”和/或“大约”意味着具体的尺寸或参数可以在给定应用的可接受的制造公差范围内变化。在一个实施例中，可接受的制造公差是±0.25％。现将参考图1的流程图以及图2-13的视图解释本专利技术的实施例。首先参考图1的流程图，半导体晶片100可以最初作为晶片材料的铸锭，其可以在步骤200中形成。在一个实例中，形成晶片100的铸锭可以是单晶硅，单晶硅根据切克劳斯基工艺(Czochralski，CZ)或者浮动区域工艺(floatingzone，FZ)生长。然而在其他实施例中，晶片100可以由其他材料或其他工艺形成。在步骤204中，半导体晶片100可以从铸锭切片，并且在第一主表面102(图2)和相反于表面102的第二主表面104(图7)两者上都抛光，以提供光滑平行表面。在步骤206中，第一主表面102可以经受各种工艺步骤，以将晶片100分为相应的半导体裸芯106(其中一个在图2和图3中编号)，本文档来自技高网...

【技术保护点】
1.一种半导体晶片，包含：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；多个半导体裸芯，所述多个半导体裸芯包含形成在所述晶片的所述第一主表面中、所述半导体裸芯的有源区域中的集成电路；切口区域，所述切口区域包含切口线的第一集和第二集，所述切口线围绕所述多个半导体裸芯的所述有源区域；以及多个角部凹陷，所述多个角部凹陷形成在所述晶片的所述第一主表面中、位于所述切口线的第一集和第二集的交点处。

【技术特征摘要】
1.一种半导体晶片，包含：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；多个半导体裸芯，所述多个半导体裸芯包含形成在所述晶片的所述第一主表面中、所述半导体裸芯的有源区域中的集成电路；切口区域，所述切口区域包含切口线的第一集和第二集，所述切口线围绕所述多个半导体裸芯的所述有源区域；以及多个角部凹陷，所述多个角部凹陷形成在所述晶片的所述第一主表面中、位于所述切口线的第一集和第二集的交点处。2.如权利要求1所述的半导体晶片，其中将所述多个半导体裸芯彼此切片时，所述角部凹陷的一部分留在多个相邻的所述半导体裸芯中。3.如权利要求2所述的半导体晶片，其中在所述半导体裸芯的切片之后，以及将所述半导体裸芯固定到半导体封装体内之前，所述半导体裸芯中的所述角部凹陷的所述一部分防止损坏所述半导体裸芯的角部。4.如权利要求1所述的半导体晶片，其中将所述多个角部凹陷中的角部凹陷形成为一深度，在所述半导体晶片被减薄为其最终厚度之后，所述深度大于所述半导体晶片的厚度。5.如权利要求1所述的半导体晶片，其中在所述半导体晶片被减薄为其最终厚度之后，将所述多个角部凹陷中的角部凹陷形成为一深度，所述深度小于所述半导体晶片的厚度。6.如权利要求1所述的半导体晶片，其中所述多个角部凹陷中的角部凹陷设置在所述切口线的第一集和第二集的第一切口线和第二切口线的交点内，所述角部凹陷的区域小于由所述第一切口线和第二切口线的所述交点限定的交点区域。7.如权利要求1所述的半导体晶片，其中所述多个角部凹陷中的角部凹陷设置在所述切口线的第一集和第二集的第一切口线和第二切口线的交点内，所述角部凹陷的区域大约等于由所述第一切口线和第二切口线的所述交点限定的区域。8.如权利要求1所述的半导体晶片，其中所述多个角部凹陷中的角部凹陷具有正方形形状和圆形形状中的一个。9.一种由半导体晶片形成的半导体裸芯，所述半导体裸芯包含：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；其中第二主表面包括有源区域和边界；有源区域，所述有源区域包含集成电路；以及一个或多个凹陷部分，所述一个或多个凹陷部分形成在所述边界内，以及在所述半导体裸芯的面交会处的一个或多个角部处，所述一个或多个凹陷部分设置为以防止损坏所述有源区域内的所述半导体裸芯。10.如权利要求9所述的半导体裸芯，其中所述一个或多个凹陷部分延伸所述第一主表面和第二主表面之间的全部深度。11.如权利要求9所述的半导体裸芯，其中所述一个或多个凹陷部分包含位于所述半导体裸芯的四个角部处的四个凹陷部分。12.如权利要求9所述的半导体裸芯，其中所述半导体裸芯是闪存存储器半导体裸芯。13.一种半导体封装体，包含：两...

【专利技术属性】
技术研发人员：张杭，王伟利，严俊荣，莫金理，陈治强，陈昌恩，田鑫，
申请(专利权)人：晟碟半导体上海有限公司，晟碟信息科技上海有限公司，
类型：发明
国别省市：上海,31