半导体结构及其制造方法技术

本发明专利技术实施例涉及一种半导体结构及其制造方法。一种半导体结构包含：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第二裸片的所述第一表面面向所述第一模塑物，且所述第二裸片至少部分地由所述第二模塑物覆盖。本发明专利技术实施例提供的半导体结构具有经暴露部分或经暴露表面的裸片促进预定感测功能。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例是有关半导体结构及其制造方法。
技术介绍
使用半导体装置的电子装备对于诸多现代应用是必不可少的。随着电子技术的发展，半导体装置的大小日益变小，同时具有更强大的功能性及更多的集成电路。由于半导体装置的小型化规模，因此晶片级封装(WLP)因其低成本及相对简单的制造操作而被广泛使用。在WLP操作期间，若干半导体组件被装配于半导体装置上。此外，众多制造操作是在此小半导体装置内实施。然而，半导体装置的制造操作涉及在此小且薄的半导体装置上进行的诸多步骤及操作。呈小型化规模的半导体装置的制造变得越来越复杂。制造半导体装置的复杂性增加可产生例如不良结构配置、组件分层或其它问题等若干缺陷，从而导致半导体装置的高产率损失及制造成本增加。因此，修改半导体装置的结构及改进制造操作存在诸多挑战。
技术实现思路
本专利技术的一实施例是关于一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第二裸片的所述第一表面面向所述第一模塑物，且所述第二裸片至少部分地由所述第二模塑物覆盖。本专利技术的一实施例是关于一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第一表面面向所述第一模塑物，所述第二模塑物包含凹槽，所述第二裸片放置于所述凹槽内，且所述第二裸片的所述第二表面及所述侧壁与所述第二模塑物是分开的。本专利技术的一实施例是关于一种制造半导体结构的方法，其包括：提供第一裸片；形成第一模塑物以囊封所述第一裸片；将第二裸片放置于所述第一模塑物上方；将模套放置于所述第二裸片及所述第一模塑物上方，其中所述模套包含从所述模套朝向所述第一模塑物突出的突出部；将模塑料放置于所述模套与所述第一模塑物之间；及形成第二模塑物以环绕所述第二裸片，其中所述第二裸片至少部分地由所述第二模塑物覆盖，且所述放置所述模塑料包含用所述模塑料环绕所述模套的所述突出部。附图说明当连同附图一起阅读时，从以下详细说明最佳地理解本公开的方面。强调，根据工业中的标准方法，各种构件未按比例绘制。实际上，为论述的清晰起见，可任意地增加或减小各种构件的尺寸。图1是根据本公开的某些实施例的半导体结构的示意性剖面图。图2是根据本公开的某些实施例的半导体结构的示意性剖面图。图3是根据本公开的某些实施例的半导体结构的示意性剖面图。图4是根据本公开的某些实施例的半导体结构的示意性剖面图。图5是根据本公开的某些实施例的半导体结构的示意性剖面图。图6是根据本公开的某些实施例的半导体结构的示意性剖面图。图7是根据本公开的某些实施例的半导体结构的示意性剖面图。图8是根据本公开的某些实施例的半导体结构的示意性剖面图。图9是根据本公开的某些实施例的半导体结构的示意性剖面图。图10是根据本公开的某些实施例的半导体结构的示意性剖面图。图11是根据本公开的某些实施例的半导体结构的示意性剖面图。图12是根据本公开的某些实施例的制造半导体结构的方法的流程图。图12A到12J是根据本公开的某些实施例的通过图12的方法而制造半导体结构的示意图。具体实施方式以下公开内容提供用于实施所提供主题的不同构件的诸多不同实施例或实例。以下阐述组件及布置的特定实例以简化本公开。当然，此些特定实例仅为实例且并非打算为限制性的。举例来说，以下说明中的在第二构件上方或在第二构件上形成第一构件可包含其中第一构件与第二构件以直接接触方式形成的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的且本质上并不指定所论述的各种实施例及/或配置之间的关系。此外，为便于说明，本文中可使用空间相对术语(例如，“下面”、“下方”、“下部”、“上方”、“上部”及例如此类)来阐述一个元件或构件与另一(其它)元件或构件的关系，如各图中所图解说明。除各图中所绘示的定向的外，所述空间相对术语还打算囊括装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90°或处于其它定向)，且同样可据此解释本文中所使用的空间相对描述符。还可包含其它构件及工艺。举例来说，可包含测试结构以辅助进行3D封装或3DIC装置的验证测试。举例来说，测试结构可包含形成于重布层中或形成于衬底上的测试垫，所述测试垫允许测试3D封装或3DIC、使用探针及/或探针卡及例如此类。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可连同并入有对已知良好裸片的中间验证的测试方法一起用于增大良率及降低成本。裸片经制作且从半导体晶片单粒化。在单粒化之后，将裸片封装为半导体封装且将裸片与另一裸片或封装集成在一起。裸片由模塑物囊封，且裸片的I/O端子透过放置于介电层内的导电线而向外布线，且裸片通过延伸穿过模塑物的通路而电连接到另一裸片或封装。裸片或封装由模塑物囊封。然而，此配置可不适合于经配置以用于感测目的或经配置为传感器的裸片或封装。举例来说，为执行感测功能需要部分地或完全地从模塑物暴露裸片或封装。在本公开中，公开一种具有改进的半导体结构。所述半导体结构包含至少部分地从模塑物暴露的裸片(或封装)。根据设计要求从模塑物暴露裸片的表面的预定部分或裸片的预定表面。修改模套的设计以便形成暴露裸片的至少一部分或表面的模塑物。因此，具有经暴露部分或经暴露表面的裸片促进预定感测功能。图1是根据本公开的各种实施例的半导体结构100的示意性剖面图。在某些实施例中，半导体结构100包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104。在某些实施例中，半导体结构100是半导体封装。在某些实施例中，半导体结构100是经集成扇出(InFO)封装，其中将第一裸片101的I/O端子扇出且在较大区中重布于第一裸片101的表面上方。在某些实施例中，半导体结构100经配置以执行感测功能。在某些实施例中，第一裸片101经制作在第一裸片101内具有预定功能电路。在某些实施例中，第一裸片101通过机械或激光刀而从半导体晶片单粒化。在某些实施例中，第一裸片101包括适合于特定应用的多种电路。在某些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或例如此类。在某些实施例中，第一裸片101包括各种已知类型的半导体装置中的任一者，例如存储器(例如SRAMS、快闪存储器等)、微处理器、专用集成电路(ASIC)或例如此类。在某些实施例中，第一裸片101是逻辑装置裸片、中央计算单元(CPU)裸片或例如此类。在某些实施例中，第一裸片101是将所有电子组件集成到单个裸片中的系统单芯片(SOC)。在某些实施例中，第一裸片101为裸片、芯片或封装。在某些实施例中，第一裸片101具有呈四边形、矩形或正方形形状的顶部剖面(如图1中所展示的半导体结构100的俯视图的剖本文档来自技高网...

【技术保护点】
一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第二裸片的所述第一表面面向所述第一模塑物，且所述第二裸片至少部分地由所述第二模塑物覆盖。

【技术特征摘要】
2016.11.29 US 62/427,651;2017.03.15 US 15/459,6911.一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸...

【专利技术属性】
技术研发人员：余振华，吴凯强，吕俊麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71