具有虚设管芯的扇出型封装结构制造技术

本发明专利技术实施例提供一种形成封装结构的方法及一种封装结构。所述方法包括将主管芯与虚设管芯并排地放置在载体衬底上。所述方法还包括沿所述主管芯的侧壁及所述虚设管芯的侧壁形成模塑料。所述方法还包括在所述主管芯及所述虚设管芯之上形成包括多个通孔及多个导电线的重布线层，其中所述多个通孔及所述导电线电连接到所述主管芯的连接件。所述方法还包括移除所述载体衬底。

【技术实现步骤摘要】
具有虚设管芯的扇出型封装结构
本专利技术实施例涉及一种结构，且更具体来说涉及例如具有虚设管芯的扇出型封装的结构及其形成方法。
技术介绍
随着半导体技术的演变，半导体芯片/管芯变得越来越小。与此同时，需要将更多的功能集成至半导体管芯中。因此，半导体管芯需要将越来越大数目的输入/输出(I/O)焊盘充填至更小的面积中，且输入/输出焊盘的密度随着时间迅速上升。因此，对半导体管芯的封装变得更困难，此会不利地影响封装的产率(yield)。传统的封装技术可分为两个类别。在第一类别中，晶片上的管芯先被封装、之后被锯切。此种封装技术具有某些有利特征，例如生产量(throughput)更大及成本更低。此外，需要使用更少的底部填充剂或模制化合物。然而，此种封装技术也具有缺点。如上所述，管芯的尺寸正变得越来越小，且相应封装仅可为扇入型封装(fan-intypepackage)，其中每一管芯的输入/输出焊盘被限于相应管芯的表面正上方的区。由于管芯的面积有限，输入/输出焊盘的数目会因对输入/输出焊盘的间距的限制而受限。假如焊盘的间距减小，则可能会出现焊料桥(solderbridge)。另外，在固定球尺寸要求下，焊料球必须具有某一尺寸，而此又会限制可被充填在管芯的表面上的焊料球的数目。在另一种封装类别中，管芯先被从晶片锯切出、之后被封装，且仅对“已知合格管芯(known-good-die)”进行封装。此种封装技术的有利特征是可形成扇出型封装，这意味着，管芯上的输入/输出焊盘可被重布至比管芯大的面积，且因此充填在管芯的表面上的输入/输出焊盘的数目可增加。
技术实现思路
本专利技术实施例提供一种结构，包括一个或多个主管芯，一个或多个虚设管芯、模塑料、多个重布线层以及多个外部连接件。所述一个或多个虚设管芯中的虚设管芯被定位在所述一个或多个主管芯中的主管芯旁边。所述模塑料沿所述一个或多个主管芯的侧壁及所述一个或多个虚设管芯的侧壁延伸。所述多个重布线层包括多个通孔及多个导电线，所述一个或多个主管芯接触所述多个重布线层的第一表面。所述多个外部连接件设置在所述多个重布线层的第二表面上，所述第一表面与所述第二表面是所述多个重布线层的相对表面。附图说明结合附图阅读以下详细说明，会最佳地理解本专利技术实施例的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。图1是根据某些实施例的晶片的平面图。图2A、图2B及图2C是根据某些实施例的装置的剖视图。图3是根据某些实施例的晶片的平面图。图4至图9是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图10A、图10B及图10C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图11A、图11B及图11C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图12A、图12B及图12C是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图13A、图13B、图13C及图13D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图14A、图14B、图14C及图14D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图15A、图15B、图15C及图15D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。图16A、图16B、图16C及图16D是根据某些实施例在制造扇出型封装时的中间阶段的剖视图。具体实施方式以下公开内容提供用于实作本专利技术实施例的不同特征的许多不同的实施例或实例。下文阐述组件及构造的具体实例以简化本专利技术实施例。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本专利技术实施例可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。根据各种示例性实施例，提供一种包括一个或多个虚设管芯的集成扇出型(IntegratedFan-Out，“InFO”)封装及形成所述集成扇出型封装的方法。所述集成扇出型封装在平面图中的面积对所述封装被主管芯及虚设管芯覆盖的面积的比率可小于约2.5。包含所述虚设管芯及/或将所述比率降低至小于或等于约2.5可改进所述集成扇出型封装的翘曲特性。在某些实施例中，当将一个或多个虚设管芯包含在集成扇出型封装中及/或所述比率是约2.5或小于2.5时，所述集成扇出型封装可经历更少的翘曲及/或更对称的翘曲。说明形成所述集成扇出型封装的中间阶段并论述实施例的变化形式。参照图1，其绘示晶片100的平面图。晶片100在晶片100的表面上包括多个集成扇出型封装102。在某些实施例中，集成扇出型封装102可覆盖晶片100的全部或实质上全部的表面。每一集成扇出型封装102包括一个或多个主管芯104。虽然在图1所示每一集成扇出型封装102中绘示了一个主管芯104，然而，在某些实施例中，每一集成扇出型封装102中可存在多于一个主管芯104。集成扇出型封装102可与相邻集成扇出型封装102具有相同数目的主管芯104，或者集成扇出型封装102可与相邻集成扇出型封装102具有不同数目的主管芯104。在各相邻集成扇出型封装102中，主管芯104可具有相同尺寸，或者在各相邻集成扇出型封装102中，主管芯104可具有不同尺寸。主管芯104可为包括电路及/或有源装置或无源装置的功能性管芯。可包括任何适合的主管芯104。举例来说，主管芯104可包括静态随机存取存储器(staticrandomaccessmemory，SRAM)芯片或动态随机存取存储器(dynamicrandomaccessmemory，DRAM)芯片、处理器芯片、存储器芯片、逻辑芯片、模拟芯片、数字芯片、中央处理器(centralprocessingunit，CPU)、图形处理器(graphicsprocessingunit，GPU)或其组合等。可确定集成扇出型封装102在平面图中的面积对集成扇出型封装102在平面图中被一个或多个主管芯104覆盖的面积的比率。在图1中，根据以下关系式来确定集成扇出型封装102被主管芯104覆盖的面积：管芯面积＝B×D，其中B及D是矩形主管芯104的侧壁在平面图中的长度。如果主管芯104在平面图中具有不同于矩形的形状，则可使用任何适合的关系式来确定主管芯104在集成扇出型封装102的平面图中的面积。根据关系式封装面积＝A×C来确定集成扇出型封装102的面积，其中A及C是矩形集成扇出型封装102的侧壁在平面图中的尺寸。如果集成扇出型封本文档来自技高网...

【技术保护点】
一种结构，其特征在于，包括：一个或多个主管芯；一个或多个虚设管芯，所述一个或多个虚设管芯中的虚设管芯被定位在所述一个或多个主管芯中的主管芯旁边；模塑料，沿所述一个或多个主管芯的侧壁及所述一个或多个虚设管芯的侧壁延伸；以及多个重布线层，包括多个通孔及多个导电线，所述一个或多个主管芯接触所述多个重布线层的第一表面；以及多个外部连接件，设置在所述多个重布线层的第二表面上，所述第一表面与所述第二表面是所述多个重布线层的相对表面。

【技术特征摘要】
2016.11.29 US 62/427,516;2017.05.01 US 15/583,6901.一种结构，其特征在于，包括：一个或多个主管芯；一个或多个虚设管芯，所述一个或多个虚设管芯中的虚设管芯被定位在所述...

【专利技术属性】
技术研发人员：林彦甫，余振华，陈宪伟，李孟灿，吴伟诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71