一种半导体器件及制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；去除所述凹槽中的所述第一栅极材料层；沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。所述方法可以避免单扩散区切断横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。

【技术实现步骤摘要】
一种半导体器件及制备方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(singlediffusionbreak，SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。此外，为了增加芯片上半导体器件的密度，需要更小的头对头(headtohead，HTH)关键尺寸，其中，所述头对头(headtohead，HTH)关键尺寸是指所述单扩散区切断(singlediffusionbreak，SDB)上虚拟栅极与鳍片之间的关键尺寸，所述单扩散区切断(singlediffusionbreak，SDB)的设置可以很好地解决所述头对头桥连和短路的问题，但是所述单扩散区切断(singlediffusionbreak，SDB)的制备又引入了新的问题。其中，所述单扩散区切断(singlediffusionbreak，SDB)的制备过程中首先形成鳍片并填充隔离材料层，然后形成单扩散区切断(singlediffusionbreak，SDB)，在形成所述单扩散区切断(singlediffusionbreak，SDB)之后回蚀刻不同列的鳍片之间的所述隔离材料层，但是在所述回蚀刻过程中所述单扩散区切断(singlediffusionbreak，SDB)会被横向(指沿鳍片结构的延伸方向)过蚀刻，造成所述单扩散区切断(singlediffusionbreak，SDB)的横向尺寸(指沿鳍片结构的延伸方向上的尺寸)大幅减小，使器件的隔离效果变差甚至失效。因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术提供了一种半导体器件的制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；去除所述凹槽中的所述第一栅极材料层；沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。可选地，形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部的步骤包括：沉积第一隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；回蚀刻所述第一隔离材料层，以去除部分所述第一隔离材料层并露出所述鳍片结构的顶部。可选地，所述方法还包括：在所述第一栅极材料层和所述第二隔离材料层上形成第二栅极材料层；对所述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构，所述鳍片结构上方的栅极结构包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层。可选地，去除所述凹槽中的所述第一栅极材料层的步骤包括：在所述第一栅极材料层上形成掩膜叠层，所述掩膜叠层中形成有与所述凹槽对准的开口图案；以所述掩膜叠层为掩膜蚀刻所述凹槽中的第一栅极材料层，以露出所述凹槽中的所述第一隔离材料层。可选地，所述掩膜叠层包括依次层叠的ODL层、Si-BARC层以及图案化的光刻胶层。可选地，图案化所述第一栅极材料层，以去除所述凹槽中的所述第一栅极材料层的步骤中使用HBr基蚀刻气体。可选地，使用流动式化学气相沉积法沉积所述第二隔离材料层。可选地，沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽的步骤包括：沉积所述第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽并覆盖所述第一栅极材料层；回蚀刻所述第二隔离材料层，以去除所述第一栅极材料层表面的所述第二隔离材料层，并将所述凹槽中的所述第二隔离材料层蚀刻至所述第一栅极材料层以下。可选地，选用远程等离子体反应或者气体蚀刻方法回蚀刻所述第二隔离材料层。本专利技术还提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；隔离材料层，填充于所述凹槽中，所述隔离结构在所述延伸方向上的厚度均一。可选地，还包括：位于所述鳍片结构上方的栅极结构，包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层；位于所述凹槽上方的栅极结构，包括图案化的第二栅极材料层。本专利技术还提供了一种电子装置，包括前述的半导体器件。为了解决目前工艺中存在的上述问题，本专利技术提供了一种半导体器件的制备方法，在所述方法中在形成所述目标高度的鳍片结构之后，在所述鳍片结构之间形成第一栅极材料层作为缓冲层，以填充所述鳍片结构之间的间隙，然后去除凹槽内的第一栅极材料层再沉积第二隔离材料层以作为单扩散区切断(singlediffusionbreak，SDB)，通过所述工艺的改进，可以避免目前工艺中所述单扩散区切断(singlediffusionbreak，SDB)的横向(指沿鳍片结构的延伸方向)蚀刻，避免单扩散区切断(singlediffusionbreak，SDB)横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。本专利技术的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本专利技术的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了本专利技术所述半导体器件的制备工艺流程图；图2示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图3示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图4示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图5示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图6示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图7示出了本专利技术所述半导体器件的制备方法实施所获得结构的剖面示意图；图8示出了本专利技术所述半导体器件的制备方法实施所获得结构本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；去除所述凹槽中的所述第一栅极材料层；沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；去除所述凹槽中的所述第一栅极材料层；沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。2.根据权利要求1所述的方法，其特征在于，形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部的步骤包括：沉积第一隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；回蚀刻所述第一隔离材料层，以去除部分所述第一隔离材料层并露出所述鳍片结构的顶部。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述第一栅极材料层和所述第二隔离材料层上形成第二栅极材料层；对所述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构，所述鳍片结构上方的栅极结构包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层。4.根据权利要求3所述的方法，其特征在于，去除所述凹槽中的所述第一栅极材料层的步骤包括：在所述第一栅极材料层上形成掩膜叠层，所述掩膜叠层中形成有与所述凹槽对准的开口图案；以所述掩膜叠层为掩膜蚀刻所述凹槽中的第一栅极材料层，以露出所述凹槽中的所述第一隔离材料层。5.根据权利要求4...

【专利技术属性】
技术研发人员：肖芳元，王彦，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31