一种扩展DDS输出信号频率范围的方法和系统技术方案

本发明专利技术公开了一种扩展DDS输出信号频率范围的方法和系统，该方法首先译码出频率控制字并根据控制字的变化情况生成复位信号，接着根据频率控制字和复位信号实时得到N路DDS IP核的初始相位，然后根据频率控制字、复位信号、初始相位生成N路DDS数据，并生成用来标识N路DDS数据之间相位关系的相位标志信号，最后根据标识信号对DDS数据重新排列组合成连续信号，并转换成模拟信号输出。所述系统包括频率控制字产生模块、初相管理模块、数据产生模块、数据后处理模块和数模转换模块。本发明专利技术解决现有DDS技术产生信号频率范围受限与工作时钟的问题，使得输出信号频率范围可达到工作时钟的数倍。

A method and system for extending the frequency range of DDS output signal

The invention discloses a method and system for extending the frequency range of the DDS output signal. The method first decodes the frequency control word and generates a reset signal according to the change of the control word. Then, the initial phase of the N DDS IP kernel is obtained in real time according to the frequency control word and the reset signal, and then the frequency control word and the reset signal are controlled according to the frequency. The initial phase generates the N road DDS data and generates a phase sign signal to identify the phase relationship between the N road DDS data. Finally, the DDS data is rearranged and combined into a continuous signal according to the identification signal, and converted into an analog signal output. The system comprises a frequency control word generating module, a primary phase management module, a data generating module, a data post-processing module and a digital to analog conversion module. The invention solves the problem of the limitation of the signal frequency range and the working clock generated by the existing DDS technology, so that the output signal frequency range can reach several times of the working clock.

【技术实现步骤摘要】
一种扩展DDS输出信号频率范围的方法和系统
本专利技术属于信息传输与处理技术、信号发生器和设备全数字化领域，特别涉及了一种扩展DDS输出信号频率范围的方法和系统。
技术介绍
在信号发生器、设备全数字化等领域，系统产生信号的主要方法是直接数字频率合成技术(DDS)，即利用数字处理技术来构成一个输出信号的波形，然后通过一个数模转换器来重构出一个正弦波或者所要求的信号波形。DDS技术能够提供优异的相位噪声，频率分辨率高，这个主要受限于DDS相位累加器的长度。根据DDS的产生原理，DDS的主要缺点是输出频率范围窄，仅为输入时钟频率的一半，当利用FPGA(Field－ProgrammableGateArray，现场可编程门阵列)+DAC(数模转换)技术产生DDS信号时，输出频率范围受限于FPGA器件的工作时钟，如Xilinx公司最新V7系列FPGA的DDSIP核工作时钟最快是550MHz，则输出DDS信号的最高频率仅为275MHz。较窄的输出频率范围不能满足宽带信号产生等场合的应用，从而在宽带信号领域不能发挥DDS技术低相噪、高分辨率且频率可控制的优势。
技术实现思路
为了解决上述
技术介绍
提出的技术问题，本专利技术旨在提供一种扩展DDS输出信号频率范围的方法和系统，解决现有DDS技术产生信号频率范围受限与工作时钟的问题，使得输出信号频率范围可达到工作时钟的数倍。为了实现上述技术目的，本专利技术的技术方案为：一种扩展DDS输出信号频率范围的方法，该方法利用N路并行的DDS输出数据进行频率范围扩展，将输出信号频率范围扩展N倍，其中N取2的幂次方，包括以下步骤：(1)将来自上位机的频率控制指令译码为32位二进制频率控制字，并根据该频率控制字的变化情况产生复位信号；(2)根据频率控制字和复位信号实时管理N路DDSIP核的初始相位的动态变化；(3)根据频率控制字、复位信号以及初始相位，利用N路DDSIP核生成N路DDS数据，并生成用来标识N路DDS数据之间相位关系的标志信号；(4)根据标识信号对DDS数据重新排列组合，使得组合后DDS数据的相位连续；(5)将DDS数据转换成模拟数据输出。一种扩展DDS输出信号频率范围的系统，包括频率控制字产生模块、初相管理模块、数据产生模块、数据后处理模块和数模转换模块；所述频率控制字产生模块包括频率控制数据接收单元、译码器和复位信号产生单元；所述频率控制数据接收单元接收上位机的指令，并根据通信协议解析出输出频率值；所述译码器将该输出频率值译码为32位二进制的频率控制字；所述复位信号产生单元根据频率控制字的变化产生复位信号，若本时钟周期输入的频率控制字相较于前一周期输入的频率控制字发生改变，则复位信号产生单元输出的复位信号为1，否则输出的复位信号为0；所述初相管理模块根据频率控制字产生模块输出的频率控制字和复位信号产生N路DDS数据各自的初始相位值，以N个时钟周期作为初相管理模块的一个初相管理阶段，当复位信号为1时，初相管理模块采集此时的频率控制字，并在该初相管理阶段内输出N路DDS数据各自的初始相位值，相邻两个初相管理阶段输出的初始相位值是连续的；所述数据产生模块包括N路DDSIP核运算单元和标志信号产生单元，所述N路DDSIP核运算单元根据频率控制字、复位信号和N路DDS数据各自的初始相位值生成N路DDS数据，所述标志信号产生单元生成相位标志信号，用以标志N路DDS数据之间的相位关系；所述数据后处理模块包括格式转换单元和相位排序单元，所述格式转换单元将N路DDS数据从补码二进制格式转换为偏移二进制格式；所述相位排序模块根据前述相位标志信号将转码后的N路相位不连续的DDS数据排列成相位连续的DDS数据；所述数模转换模块将DDS数据转换为模拟信号输出。其中，上述译码器的译码公式为，上式中，Δθ为二进制频率控制字所表示的十进制数值，fout为输出频率值，fclk为DDSIP核的工作时钟。其中，上述复位信号产生单元包括时钟同步的比较器和延时器，比较器包括输入端口A和输入端口B，译码器生成的频率控制字分别送入比较器的输入端口A和延时器的输入端，延时器将频率控制字延时一个时钟周期后送入输入端口B，比较器根据输入端口A和输入端口B的值来输出复位信号，当输入端口A输入的值等于输入端口B输入的值时，比较器输出的复位信号为0，否则，比较器输出的复位信号为1。其中，上述数据后处理模块还包括并串转换单元，所述并串转换单元将相位排序单元输出的N路并行的DDS数据转换为两路串行数据并送给数模转换模块。其中，上述数模转换模块为AD9739。采用上述技术方案带来的有益效果：本专利技术可以根据用户需求实时改变输出信号频率范围，并能利用数字域处理优点对DDS输出幅频曲线进行校正，在不改变系统硬件的条件下控制输出信号的频率范围、幅度特性。另外，本专利技术可以根据应用需求选择频率控制字的位数，位数越宽，则输出信号的频率分辨率越高，系统引入的相位截断误差也会更低，满足在宽带雷达信号产生、射频仿真系统等方面的应用。本专利技术能将输出信号频率扩展为原来的N倍，且不影响输出信号的信躁指标，从而除了在宽带雷达等领域的应用，还可以广泛应用在宽带信号处理、宽带通信、宽带数模系统测试等领域。附图说明图1是本专利技术的系统结构框图；图2是本专利技术的复位信号产生单元示意图；图3是本专利技术的初相管理模块的示意图；图4是本专利技术产生DDS数据的仿真图；图5是本专利技术产生DDS数据的时序图；图6是本专利技术相位排序前后DDS数据的相位关系图；图7是本专利技术并串转换时序图。具体实施方式以下将结合附图，对本专利技术的技术方案进行详细说明。本专利技术提供了一种扩展DDS输出信号频率范围的方法，该方法利用N路并行的、窄范围的DDS输出数据进行频率范围扩展，从而将输出信号频率范围扩展为原来的N倍，其中N取2的幂次方，包括以下步骤：(1)将来自上位机的频率控制指令译码为32位二进制频率控制字，并根据该频率控制字的变化情况产生复位信号；(2)根据频率控制字和复位信号实时管理N路DDSIP核的初始相位的动态变化；(3)根据频率控制字、复位信号以及初始相位，利用N路DDSIP核生成N路DDS数据，并生成用来标识N路DDS数据之间相位关系的标志信号；(4)根据标识信号对DDS数据重新排列组合，使得组合后DDS数据的相位连续；(5)将DDS数据转换成模拟数据输出。如图1所示本专利技术的系统结构框图，利用该系统来实现上述扩展DDS输出信号频率范围的方法。该系统由FPGA器件和数模转换模块组成，所述FPGA器件包括频率控制字产生模块、初相管理模块、数据产生模块和数据后处理模块。频率控制字产生模块，将来自上位机的频率控制数据指令译码为32位二进制频率控制字送到初相管理模块，并根据频率控制字的变化情况产生复位信号rst_dds来控制初相管理模块和数据产生模块。初相管理模块，根据频率控制字和复位信号来实时管理多路DDSIP核的初始相位的动态变化。数据产生模块，根据频率控制字、复位信号和初始相位，利用DDSIP核生成DDS数据，并根据相位关系生成标志信号write_flag供数据后处理模块使用。数据后处理模块，将补码格式数据变换为数模转换模块所需要的偏移二进制格式，然后根据write_flag信号表示的并行数据之间的相位关系本文档来自技高网...

【技术保护点】
一种扩展DDS输出信号频率范围的系统，其特征在于：包括频率控制字产生模块、初相管理模块、数据产生模块、数据后处理模块和数模转换模块；所述频率控制字产生模块包括频率控制数据接收单元、译码器和复位信号产生单元；所述频率控制数据接收单元接收上位机的指令，并根据通信协议解析出输出频率值；所述译码器将该输出频率值译码为32位二进制的频率控制字；所述复位信号产生单元根据频率控制字的变化产生复位信号，若本时钟周期输入的频率控制字相较于前一周期输入的频率控制字发生改变，则复位信号产生单元输出的复位信号为1，否则输出的复位信号为0；所述初相管理模块根据频率控制字产生模块输出的频率控制字和复位信号产生N路DDS数据各自的初始相位值，以N个时钟周期作为初相管理模块的一个初相管理阶段，当复位信号为1时，初相管理模块采集此时的频率控制字，并在该初相管理阶段内输出N路DDS数据各自的初始相位值，相邻两个初相管理阶段输出的初始相位值是连续的；所述数据产生模块包括N路DDS IP核运算单元和标志信号产生单元，所述N路DDS IP核运算单元根据频率控制字、复位信号和N路DDS数据各自的初始相位值生成N路DDS数据，所述标志信号产生单元生成相位标志信号，用以标志N路DDS数据之间的相位关系；所述数据后处理模块包括格式转换单元和相位排序单元，所述格式转换单元将N路DDS数据从补码二进制格式转换为偏移二进制格式；所述相位排序单元根据前述相位标志信号将转码后的N路相位不连续的DDS数据排列成相位连续的DDS数据；所述数模转换模块将DDS数据转换为模拟信号输出。...

【技术特征摘要】
1.一种扩展DDS输出信号频率范围的系统，其特征在于：包括频率控制字产生模块、初相管理模块、数据产生模块、数据后处理模块和数模转换模块；所述频率控制字产生模块包括频率控制数据接收单元、译码器和复位信号产生单元；所述频率控制数据接收单元接收上位机的指令，并根据通信协议解析出输出频率值；所述译码器将该输出频率值译码为32位二进制的频率控制字；所述复位信号产生单元根据频率控制字的变化产生复位信号，若本时钟周期输入的频率控制字相较于前一周期输入的频率控制字发生改变，则复位信号产生单元输出的复位信号为1，否则输出的复位信号为0；所述初相管理模块根据频率控制字产生模块输出的频率控制字和复位信号产生N路DDS数据各自的初始相位值，以N个时钟周期作为初相管理模块的一个初相管理阶段，当复位信号为1时，初相管理模块采集此时的频率控制字，并在该初相管理阶段内输出N路DDS数据各自的初始相位值，相邻两个初相管理阶段输出的初始相位值是连续的；所述数据产生模块包括N路DDSIP核运算单元和标志信号产生单元，所述N路DDSIP核运算单元根据频率控制字、复位信号和N路DDS数据各自的初始相位值生成N路DDS数据，所述标志信号产生单元生成相位标志信号，用以标志N路DDS数据之间的相位关系；所述数据后处理模块包括格式转换单元和相位排序单元，所述格式转换单元将N路DDS数据从补码二进制格式转换为偏移二进制格式；所述相位...

【专利技术属性】
技术研发人员：潘明海，黄浩，王龙，解东亮，张武才，韩清华，赵龙，商妮，刘松林，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：江苏,32