一种集成电路设计中降低方程组计算复杂度的方法技术

一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。本发明专利技术的集成电路设计中降低方程组计算复杂度的方法，既能减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。

A method to reduce the computational complexity of equations in integrated circuit design

A method of reducing the computational complexity of an equation set in an integrated circuit design is characterized by the following steps: 1) determining the tolerance of capacitance optimization; 2) traversing all capacitive devices; 3) to break or disassemble each capacitive device traversing according to the tolerance optimized by the capacitance. In the design of integrated circuits, the method of reducing the computational complexity of equations can reduce the dimension of the equation group and reduce the number of non 0 elements in the sparse matrix, and reduce the coupling between rows and rows in the equation group, thus reducing the complexity of the calculation of the equations and improving the design period of the electronic circuit as a whole. .

【技术实现步骤摘要】
一种集成电路设计中降低方程组计算复杂度的方法
本专利技术涉及集成电路自动化产品设计领域，特别涉及一种集成电路设计中降低方程组计算复杂度的方法。本专利技术是在集成电路自动化产品中对方程组进行优化的一种方法，尤其是针对后仿电路的优化。
技术介绍
电子电路中方程组的规模是制约着集成电路自动化产品性能的一个重要因素。如何对方程组进行优化，如何降低方程组计算的复杂度是当前电子电路设计中的热门话题。随着工艺不断的向着纳米级进展，电路的规模也在急剧膨胀，相应的方程组规模也在快速增长。若不进行任何优化，会导致整个仿真在时间和空间上的耗费大幅度上升，严重制约着电子电路的设计规模和设计周期。本专利技术所解决的问题是在电子电路设计中针对电容器件做的一种特殊优化以减少方程组的计算复杂性和计算规模。安全高效的降低方程组规模，可以极大的提高电子电路的设计中的仿真时间，及时发现问题，降低设计失败的风险。在当前的集成电路自动化领域中，大多数产品对方程组的优化方法都是针对电阻器件而言。而对于CC的测例（电容占多数的测例），优化性能并不好，导致仿真时间大幅度上涨，拉长了电子电路的整体设计周期。因此，集成电路自动化产品对电容器件的优化至关重要，它影响着产品性能，制约着产品的市场竞争力和推广。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种集成电路设计中降低方程组计算复杂度的方法。特别地，本专利技术针对目前集成电路自动化产品中对于电容器件的优化效率不高，进而导致针对方程组的优化力度不够的这一问题，提供了一种针对电容器件的特殊优化方法。为实现上述目的，本专利技术提供的一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行断接处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行断接处理。进一步地，所述对电容器件进行断接处理是删除所述电容器件。进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行拆分处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行拆分处理。进一步地，所述对电容器件进行拆分处理是：删除电容器件，为电容器件的两个端点增加一个电容值相等的接地电容。本专利技术提出一种针对电容器件的特殊优化方法，它既能够减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。进一步讲本专利技术通过对电容器件的优化不仅可以大大缩短电子电路的仿真时间，更可以为整个仿真减少存储空间，适应了电路规模的急剧增长。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的集成电路设计中降低方程组计算复杂度的方法的工作流程图；图2为根据本专利技术的断接器件示意图；图3为根据本专利技术的拆分电容器件示意图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图1为根据本专利技术的集成电路设计中降低方程组计算复杂度的方法的工作流程图。下面将参考图1，对本专利技术的集成电路设计中降低方程组计算复杂度的方法进行描述。首先，在步骤101，开始进行优化，进入优化程序。在步骤102，确定电容优化的容差（tolerance）。在该步骤中，首先遍历所有待优化的电容器件，判断其所在的模块属性并收集所有电容器件的电容值。然后根据待优化电容器件所在的模块属性以及整个电路中待优化电容器件的容值分布决定优化的容差，其中电容优化的容差，包括：断接的容差和split的容差，后期根据该容差对电容器件做优化。在步骤103，遍历网表中的电容器件，获取当前遍历的电容器件。在该步骤中，分析电容器件的性质以判断其是否可以做优化。在步骤104，判断当前正在遍历的电容器件是否可以断接。在该步骤中，本专利技术根据电容器件的电容值对当前正在遍历的电容器件是否可以断接进行判断，电容值为网表给定的数值。如果当前正在遍历的电容器件的电容值小于电容断接优化的容差，则可以断接，删除该电容器件（如图2所示），以减少电路中元器件数目，然后进行步骤108；如果当前正在遍历的电容器件的电容值大于或等于电容断接优化的容差，则不可以断接，则继续进行步骤106，即判断该电容器件是否可以拆分（split）。图2为根据本专利技术的断接器件示意图，如图2所示，器件断接，是指直接删除该器件，不改变其端点除该器件之外的连接关系。在步骤106，判断当前正在遍历的器件是否可以拆分（split）。在该步骤中，本专利技术根据电容器件的电容值对当前正在遍历的电容器件是否可以拆分进行判断，器件的电容值为网表给定的数值。如果当前正在遍历的电容器件的电容值小于电容split优化的容差，则可以拆分该电容器件，即断接该器件并为其端点添加两个容值相等的接地电容，以降低方程组行与行之间的耦合，从而降低计算复杂度，然后进行步骤108；如果当前正在遍历的电容器件的电容值大于或等于电容split优化的容差，则不可拆分，则直接进行步骤108。图3为根据本专利技术的拆分电容器件示意图，如图3所示，电容拆分是针对电容器件的一种特殊优化，即删除电容器件，为电容的两个端点增加一个电容值相等的接地电容。在步骤108，判断当前遍历的电容器件是否为最后一个电容器件。在该步骤中，如果判断当前遍历的电容器件为最后一个电容器件，则结束优化；如果判断当前遍历的电容器件不是最后一个电容器件，则继续遍历电容器件，即进行步骤103。当已经对最后一个电容器件优化完毕，则进行步骤109，结束优化。本专利技术的优点在于以下两个方面：第一，电容器件优化力度大：传统的优化方法只是对整体的线性电阻电容矩阵做约减，该种方法主要考虑的是电阻器件，对于电容器件的约减效率有限。本专利技术针对电容器件做处理，在传统优化方法的基础上可以对电容器件做进一步的优化，判断标准简单，易于控制，且有较大的优化力度。第二，降低方程组计算复杂度：传统的方法只是考虑尽可能的减少电路中的器件数目，没有考虑到方程组的特性。在本方明中，针对电容器件做优化，判断一个电容器件是否可以断接、是否可以拆分，以降低电路中电容器件端点之间的耦合。split电容器件不仅可以减少方程组行与行之间的耦合度，也可以减少稀疏矩阵中的非零元个数，从而降低方程组计算的复杂度。该算法实现简单，易于控制，高效易用，兼容性强。本领域普通技术人员可以理解：以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，尽管参照前述实施例对本专利技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。

【技术特征摘要】
1.一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。2.根据权利要求1所述的一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，步骤3）所述根据所述电容优化的容差，对电容器件进行断接处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行断接处理。3.根据权利要求1或2所述的一种集成电路设计中降低方程组计算...

【专利技术属性】
技术研发人员：刘琳，邵雪，程明厚，周振亚，吴大可，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11