一种高速互联接口的自动化检错机制制造技术

本发明专利技术涉及一种高速互联接口的自动化检错方法，该方法中，上电后，检测高速互联接口是否互联成功，若不成功，则继续等待高速接口成功互联，若高速互联接口互联成功，设计模块将接收到的数据发送给接收统计模块，接收统计模块对其进行个数统计，同时，将发送的数据发送给发送统计模块，发送统计模块对其进行个数统计，若需要进行数据比对，则通过I2C接口告知设计模块需要进行数据比对，若回传模块接收到需要进行数据比对的命令，则回传模块将发送的数据个数跟接收的数据个数，经过数据选择模块的选择，通过高速接口模块发送到对端的FPGA中，回传模块接收完预设定的回传个数后，便对数据个数比对，给出比对结果，本发明专利技术在不需要更改原先的硬件设计的前提下，给出的一种高速互联接口的自动化检错机制，减少了人工的参与，加快了调试进程，大大缩短了FPGA原型验证周期及芯片研发周期。

An automatic error detection mechanism for high speed interconnected interface

The present invention relates to an automatic error detection method for high-speed interconnected interface. In this method, if the interconnection is successful, the interconnection of high-speed interface is successful. If it is not successful, it will continue to connect the high-speed interface successfully. If the high-speed interconnection interface is successful, the data received by the design module is sent to the receiving statistical module, then the data is sent to the receiving statistics module. At the same time, the data is sent to the statistics module. At the same time, the data is sent to the sending statistics module, and the statistics module is sent to the statistics module. If the data comparison is needed, the design module needs to be compared with the I2C interface. If the return module receives the command that needs to be compared with the data. Then the return module will send the number of data and the number of data received, through the selection of the data selection module, through the high-speed interface module to the opposite FPGA. After the return module receives the pre set return number, the comparison result is given to the data number comparison, the invention does not need to change the original hardware set. Under the premise of the plan, an automatic error detection mechanism of high speed interconnected interface is given, which reduces the manual participation, accelerates the debugging process, and greatly shortens the FPGA prototype verification cycle and the chip R & D cycle.

【技术实现步骤摘要】
一种高速互联接口的自动化检错机制
本专利技术涉及服务器互联芯片的FPGA原型验证领域，特别涉及一种高速互联接口的自动化检错方法。
技术介绍
随着日常生活中的业务越来越多，越来越复杂，对服务器的性能要求也越来越高，为提供服务器的性能，单靠提高单个CPU节点的性能已经无法满足人们对服务器性能的要求，因此需要提高服务器中CPU的路数来提高性能。服务器互联芯片(CC芯片)是多路处理器共享主存系统的核心芯片，其主要功能是维护全局cache一致性，并实现全局IO共享和全系统中断。为使系统具有良好的实用性能，要求大规模共享存储应用程序(如Oracle数据库)的总体性能随着系统规模的增长而近似线性增长。随着芯片设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。为了缩短验证时间，在传统的仿真验证的基础上涌现了许多新的验证手段，如SDV(SoftwareDrivenverification)、BFM(BusFunctionModel)等，以及基于FPGA的原型验证技术。由于FPGA的优势，大多芯片的开发采用FPGA原型验证技术。在芯片FPGA原型验证过程中，由于芯片设计规模的与日俱增，无法将芯片整个设计移植到单片FPGA芯片中去，因此比较将设计进行合理的切割，分别移植到各个FPGA芯片中去。FPGA芯片之间通过高速互联接口进行互联，在互联芯片FPGA原型验证过程中，进行系统调试过程中，问题极难定位的现状，本专利技术在不需要更改原先的硬件设计的前提下，给出了一种高速互联接口的自动化检错机制，减少了人工的参与，加快了调试进程，大大缩短了FPGA原型验证周期及芯片研发周期。
技术实现思路
本专利技术是通过如下技术方案实现的，一种通过高速接口互联的系统，该系统包括了多个芯片，芯片内包括了高速接口，芯片间通过高速接口互联。优选的，每个芯片都还包括了设计模块、数据选择模块、接收统计模块、回传模块、发送统计模块。优选的，高速接口包括了发送模块、接收模块。优选的，其中，高速接口为Xilinx的高速接口Aurora。优选的，芯片为FPGA芯片。本专利技术还提供一种所述的系统的高速接口自动化检错方法，其特征在于：该方法包括了如下步骤：第一步：上电后，检测高速互联接口是否互联成功，若不成功，则继续等待高速接口成功互联；第二步：若高速互联接口互联成功，设计模块将接收到的数据发送给接收统计模块，接收统计模块对其进行个数统计，同时，将发送的数据发送给发送统计模块，发送统计模块对其进行个数统计；第三步：若需要进行数据比对，则通过I2C接口告知设计模块需要进行数据比对；第四步：若回传模块接收到需要进行数据比对的命令，则回传模块将发送的数据个数跟接收的数据个数，经过数据选择模块的选择，通过高速接口模块发送到对端的芯片中；第五步：回传模块接收完预设定的回传个数后，便对数据个数比对，给出比对结果。本专利技术相对于现有技术的有益效果是，本专利技术针对在互联芯片FPGA原型验证过程中，进行系统调试过程中，bug极难定位的现状，本专利技术在不需要更改原先的硬件设计的前提下，给出了一种高速互联接口的自动化检错机制，减少了人工的参与，加快了调试进程，大大缩短了FPGA原型验证周期及芯片研发周期。附图说明图1本专利技术一实施例提供的高速互联接口互联系统框图图2本专利技术一实施例提供的高速接口自动化检错机制流程图具体实施方式下面结合附图对本专利技术的较佳实施例进行详细阐述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。本专利技术实施例以Xilinx的高速接口Aurora为例进行说明，但不局限于Xilinx的高速接口Aurora，也不局限于两片FPGA芯片的互联。各种类型的高速接口均适应本专利技术。图1为高速互联接口互联框图，图2为高速接口自动化检错机制流程图。下面参照图1，图2所示，通过具体实施方式对本专利技术进一步说明：FPGA芯片1、FPGA芯片2都包括了高速接口、设计模块、数据选择模块、接收统计模块、回传模块、发送统计模块，高速接口内包括了发送模块、接收模块；本实施例提供的方法的实现步骤如下：FPGA芯片1的高速接口跟FPGA芯片2的高速接口互联过程：第一步：上电后，检测高速互联接口是否互联成功。若不成功，则继续等待高速接口成功互联。第二步:若高速互联接口互联成功，设计模块将接收到的数据发送给接收统计模块，接收统计模块对其进行个数统计，同时，将发送的数据发送给发送统计模块，发送统计模块对其进行个数统计。第三步：若需要进行数据比对，则通过I2C接口告知设计模块需要进行数据比对。第四步：若回传模块接收到需要进行数据比对的命令，则回传模块将发送的数据个数跟接收的数据个数，经过数据选择模块的选择，通过高速接口模块发送到对端的FPGA中。第五步：回传模块接收完预设定的回传个数后，便对数据个数比对，给出比对结果。本专利技术主要应用在FPGA调试领域及芯片FPGA原型验证领域，本专利技术在不需要更改原先的硬件设计的前提下，给出了一种高速互联接口的自动化检错机制，减少了人工的参与，加快了调试进程，大大缩短了FPGA原型验证周期及芯片研发周期。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序或者程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种通过高速接口互联的系统，其特征在于：该系统包括了多个芯片，芯片内包括了高速接口，芯片间通过高速接口互联。

【技术特征摘要】
1.一种通过高速接口互联的系统，其特征在于：该系统包括了多个芯片，芯片内包括了高速接口，芯片间通过高速接口互联。2.根据权利要求1所述的系统，其特征在于：每个芯片都还包括了设计模块、数据选择模块、接收统计模块、回传模块、发送统计模块。3.根据权利要求1-2任一项所述的系统，其特征在于：高速接口包括了发送模块、接收模块。4.根据权利要求1-2任一项所述的系统，其特征在于：其中，高速接口为Xilinx的高速接口Aurora。5.根据权利要求1-2任一项所述的系统，其特征在于：芯片为FPGA芯片。6.一种根据权利要求1-5任一项所述的系统的高速接口自动化检错方法，其特征在于：...

【专利技术属性】
技术研发人员：周玉龙，刘同强，刘刚，邹晓峰，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41