相位差推定装置以及具有该相位差推定装置的通信设备制造方法及图纸

本发明专利技术提供一种相位差推定装置以及具有该相位差推定装置的通信设备。相位差推定装置具有：恢复部，其从所输入的通信数据中分离并输出恢复数据和恢复时钟；相位差零检测部，其检测所生成的处理时钟与恢复时钟的相位差为零的时刻；同步码检测部，其使用恢复时钟来检测恢复数据所包含的同步码；相位差计算部，其使用第二时钟产生次数相对于第一时钟产生次数之比，求出同步码与处理时钟的相位差，其中，第一时钟产生次数是从由相位差零检测部检测出的相位差为零的第一时刻起到下一相位差为零的第二时刻为止的处理时钟的产生次数，第二时钟产生次数是从第一时刻起到由同步码检测部检测同步码的第三时刻为止的处理时钟的产生次数。

【技术实现步骤摘要】
相位差推定装置以及具有该相位差推定装置的通信设备
本专利技术涉及求出所输入的通信数据所包含的同步码与处理时钟的相位差的相位差推定装置以及通信设备。
技术介绍
以往，提出了取得主设备与从属设备的同步的方法。但是，在从属设备从主设备接收到的通信数据与从属设备的处理时钟之间存在相位差，该相位差成为主设备与从属设备的同步误差。作为消除相位差造成的主设备与从属设备的同步误差的技术，例如在专利文献1中公开了进行通信设备间的时刻同步这样的系统。具体来说，该系统从主设备经由通信线路向从属设备发送用于时刻同步的通信数据。从属设备在用于该时刻同步的通信数据通过从属设备内的时钟域边界时，通过CDR(ClockDataRecovery：时钟数据恢复)测定通信数据的相位与移动目的地时钟域的时钟信号的相位之相位差。通过这样设定，从属设备可以通过测定出的相位差来进行从属设备的时刻校正。作为与本专利技术相关联的技术，在专利文献2中公开了时间测定电路。具体来说，通过两个振荡器10和20生成周期差△T的时钟信号CLK1和CLK2，根据该时钟信号CLK1输出发送脉冲SP。接收与发送脉冲SP对应的反射波，输出接收脉冲RP。然后，相位比较器30将时钟信号CLK1与CLK2的相位进行比较，输出同相信号P1，相位比较器40将接收脉冲RP与时钟信号CLK2的相位进行比较，输出同相信号P2。计数器电路50输出同相信号P1之后，对输出同相信号P2期间的时钟信号CLK1进行计数，根据其计数值N与时钟信号CLK1和CLK2的周期差△T来测定发送脉冲SP与接收脉冲RP的时间差τ。现有技术文献专利文献1：日本特开2016-119548号公报专利文献2：日本特开2002-196087号公报在专利文献1中记载有从CDR(clockdatarecovery)取得相位差信息这样的内容(参照专利文献1图8的CDR27等)。在制作单元的通信和同步等用的ASIC(ApplicationSpecificIntegratedCircuit：专用集成电路)时，准备CDR作为ASIC供应商的IP核，能否取得相位差信息取决于CDR。此外，有时即使从某个CDR取得了相位差信息该CDR也成为瓶颈，未必能通过其他技术或其他ASIC供应商制作相同的ASIC使得移植性低。作为其他方法，考虑使用DLL(delay-lockedloop：延迟锁定环)等模拟电路获得相位差信息，但是同样地移植性低。此外，在专利文献2中，只通过数字电路来求接收脉冲与CLK1的相位差，由于是每个时钟接收的脉冲，因此虽然能够求出相位差，但是无法将其应用于不是每个时钟出现的同步用的通信数据。
技术实现思路
因此，本专利技术的目的在于提供一种具有相位差推定装置的通信设备，其能够通过数字电路求出接收数据的同步数据与处理时钟的相位差。(1)本专利技术涉及的相位差推定装置具有：恢复部，其从所输入的通信数据中分离并输出恢复数据和恢复时钟；相位差零检测部，其检测所生成的处理时钟与所述恢复时钟的相位差为零的时刻；同步码检测部，其使用所述恢复时钟来检测所述恢复数据所包含的同步码；以及相位差计算部，其使用第二时钟产生次数相对于第一时钟产生次数之比，求出所述同步码与所述处理时钟的相位差，其中，所述第一时钟产生次数是从由所述相位差零检测部检测出的相位差为零的第一时刻起到下一相位差为零的第二时刻为止的所述处理时钟的产生次数，所述第二时钟产生次数是从所述第一时刻起到由所述同步码检测部检测同步码的第三时刻为止的所述处理时钟的产生次数。(2)在上述(1)的相位差推定装置中，优选的是，所述相位差推定装置具有：计数器，其从所述第一时刻起对所述处理时钟的上升次数或者下降次数进行计数；第一闩锁电路，其根据来自所述同步码检测部的同步码检测信号，输出从所述第一时刻起到所述第三时刻为止的所述计数器的计数值；以及第二闩锁电路，其输出从所述第一时刻起到所述第二时刻为止的所述计数器的计数值，所述第二时钟产生次数与从所述第一闩锁电路输出的计数值对应，所述第一时钟产生次数与从所述第二闩锁电路输出的计数值对应。(3)在上述(2)的相位差推定装置中，优选的是，所述相位差计算部在所述处理时钟的频率比所述恢复时钟的频率高时，通过将所述第一闩锁电路的输出值除以所述第二闩锁电路的输出值来求出所述同步码与所述处理时钟的相位差。(4)在上述(2)的相位差推定装置中，优选的是，所述相位差计算部在所述处理时钟的频率比所述恢复时钟的频率低时，通过从1减去所述第一闩锁电路的输出值除以所述第二闩锁电路的输出值而得的值来求出所述同步码与所述处理时钟的相位差。(5)在上述(2)～(4)中任一项的相位差推定装置中，优选的是，在所述第二闩锁电路与所述相位差计算部之间设置滤波器，该滤波器用于取得所述相位差为零的时刻的间隔的平均值。(6)本专利技术涉及的通信设备具有：上述(1)～(5)中任一项所述的相位差推定装置；生成所述处理时钟的第一振荡器；以及第二振荡器，其生成与所述第一振荡器的频率错开了一定宽度频率而得的频率的时钟，所述通信设备使用所述第二振荡器的时钟对发送用通信数据进行信号处理。根据本专利技术，能够通过数字电路求出接收数据的同步数据与处理时钟的相位差。附图说明图1是表示具有主设备和多个从属设备的通信系统的结构图。图2是表示从主设备接收到的通信数据与在从属设备的处理部进行处理的时钟而同步的通信数据的相位差的图。图3是表示成为本专利技术第一实施方式的相位差推定装置的相位差推定电路的结构的框图。图4是表示相位差推定电路的动作的时序图。图5是表示相位差0检测电路的结构的框图、以及处理时钟Sclk的频率比恢复时钟Rclk低时的时序图。图6是表示处理时钟Sclk的频率比恢复时钟Rclk高时的时序图。图7是表示同步码检测电路的结构的框图。图8是表示用于对相位差计算部中的处理时钟的频率比恢复时钟高时的计算式进行说明的时序图。图9是表示用于对相位差计算部中的处理时钟的频率比恢复时钟低时的计算式进行说明的时序图。图10是表示成为本专利技术第二实施方式的相位差推定装置的相位差推定电路的结构的框图。图11是表示成为本专利技术第三实施方式的相位差推定装置的相位差推定电路的结构的框图。符号说明11主设备21～2n从属设备11-1、21-1晶体振荡器111、218发送电路211CDR212相位差0检测电路213计数器214同步码检测电路215、216闩锁电路217相位差计算部具体实施方式以下，使用附图对本专利技术的实施方式进行说明。首先，对作为通信设备而具有主设备和多个从属设备的通信系统的结构进行说明。图1是表示具有主设备和多个从属设备的通信系统的结构图。图1的通信系统具有主设备11和n个(n是正整数)从属设备21～2n。在图1中示出了从属设备的数量是4个以上(n＞3)。主设备11向相邻的从属设备21发送通信延迟时间测定信号A。从属设备21在接收信号A时将信号B发送给主设备11。主设备11求出从接收信号A起到接收信号B为止的时间减去自从属设备21接收信号A起到发送信号B为止的时间而得的值。主设备11将求出的值除以2而得的值作为主设备11与从属设备21之间的通信延迟时间td。然后，主设备11将该通信延迟时间td与发送时的时刻T1的数据发送给从属设备21，从属设备21将本文档来自技高网...

【技术保护点】
一种相位差推定装置，其特征在于，具有：恢复部，其从所输入的通信数据中分离并输出恢复数据和恢复时钟；相位差零检测部，其检测所生成的处理时钟与所述恢复时钟的相位差为零的时刻；同步码检测部，其使用所述恢复时钟来检测所述恢复数据所包含的同步码；以及相位差计算部，其使用第二时钟产生次数相对于第一时钟产生次数之比，求出所述同步码与所述处理时钟的相位差，其中，所述第一时钟产生次数是从由所述相位差零检测部检测出的相位差为零的第一时刻起到下一相位差为零的第二时刻为止的所述处理时钟的产生次数，所述第二时钟产生次数是从所述第一时刻起到由所述同步码检测部检测同步码的第三时刻为止的所述处理时钟的产生次数。

【技术特征摘要】
2016.10.20 JP 2016-2057441.一种相位差推定装置，其特征在于，具有：恢复部，其从所输入的通信数据中分离并输出恢复数据和恢复时钟；相位差零检测部，其检测所生成的处理时钟与所述恢复时钟的相位差为零的时刻；同步码检测部，其使用所述恢复时钟来检测所述恢复数据所包含的同步码；以及相位差计算部，其使用第二时钟产生次数相对于第一时钟产生次数之比，求出所述同步码与所述处理时钟的相位差，其中，所述第一时钟产生次数是从由所述相位差零检测部检测出的相位差为零的第一时刻起到下一相位差为零的第二时刻为止的所述处理时钟的产生次数，所述第二时钟产生次数是从所述第一时刻起到由所述同步码检测部检测同步码的第三时刻为止的所述处理时钟的产生次数。2.根据权利要求1所述的相位差推定装置，其特征在于，所述相位差推定装置具有：计数器，其从所述第一时刻起对所述处理时钟的上升次数或者下降次数进行计数；第一闩锁电路，其根据来自所述同步码检测部的同步码检测信号，输出从所述第一时刻起到所述第三时刻为止的所述计数器的计数值；以及第二闩锁电路，其输出从所述第一时刻起到所述第二...

【专利技术属性】
技术研发人员：名嘉真朝将，
申请(专利权)人：发那科株式会社，
类型：发明
国别省市：日本,JP