用于制造用于碳化硅功率半导体器件的边缘终端的方法技术

提供用于制造用于具有中心区域（10）和边缘区域（12）的碳化硅功率半导体器件的边缘终端结构的方法。执行以下的制造步骤：a）提供n掺杂碳化硅衬底（1）；b）使碳化硅n‑掺杂漂移层（2）在衬底上外延地生长，碳化硅n‑掺杂漂移层（2）具有比衬底（1）更低的掺杂浓度；c）通过将第二离子一直注入至最大终端层深度（32），且在第一主侧（14）上退火来创建至少一个p掺杂终端层（3）；d）形成具有深度范围（44）的掺杂还原层（4），所述掺杂还原层（4）包含至少一个掺杂还原区域（46），其中，掺杂还原层（4）的掺杂浓度最小值（40）的深度比最大终端层深度（32）更大，其中，对于每个掺杂还原区域（46）的创建：以注入能量将第一离子注入在漂移层（2）中至少在边缘区域（12）中，其中，第一离子和至少一种注入能量被选择，使得掺杂还原层深度范围（44）小于10µm；e）使掺杂还原层（4）退火，其中，执行步骤d）和步骤e），使得在掺杂还原层（4）中，降低漂移层（2）的掺杂浓度。

【技术实现步骤摘要】
【国外来华专利技术】用于制造用于碳化硅功率半导体器件的边缘终端的方法描述。
本专利技术涉及功率电子器件的领域，且更特别地涉及用于制造用于碳化硅功率半导体器件的边缘终端结构的方法，涉及用来制造具有这样的边缘终端结构的碳化硅功率半导体器件的方法，且涉及碳化硅功率半导体器件本身。
技术介绍
常规的碳化硅（SiC）肖特基二极管包含n-型SiC衬底，在n-型SiC衬底上，n-掺杂漂移层被外延地生长。该漂移层通过肖特基接触部来接触。环绕肖特基接触部，可以布置p掺杂结终端扩展（JTE）层，以便降低肖特基接触部的边缘上的电场峰，并且，平滑地降低朝向二极管的边缘的电场。除了JTE层之外，同中心的浮置p掺杂保护环还可以围绕JTE层，以避免终端区域中的肖特基二极管的表面上的高场峰。在WO2009/108268A1中，描述了现有技术的碳化硅肖特基二极管，其具有边缘终端结构，该边缘终端结构具有多个间隔开的同中心的浮置保护环，其被p掺杂。保护环中的每个都包含重掺杂部分和轻掺杂部分。这样的二极管需要多离子注入，以用于形成更高掺杂部分和更低掺杂部分。必须应用不同的掩模，且通常使用不同的离子来创建不同的掺杂浓度，且优选地还创建不同的扩散深度。这使得制造昂贵。同时，它提高对光刻处理步骤的对准精度和再现性的需求，和/或它降低成品率。由于生产中的重掺杂p-区域和轻掺杂p-区域的未对准，阻断电压的增强可能不如通过器件模拟而预测的那般高。2013年材料科学论坛的第740-742卷第661-664页的“RadiationDefectsProducedin4H-SiCEpilayersbyAlpha-ParticleIrradiation”涉及用于通过以550keV的质子的单次照射而创建的二极管的n-掺杂4H-SiC外延层中更低掺杂层的创建的现有技术的方法。US2014/374774A1描述了用于在（n-）掺杂漂移层与（n+）掺杂层之间创建（n--）低掺杂层的方法。通过外延生长而创建所有的层。掺杂还原层与采取p保护环形式的p掺杂终端层重叠，即，掺杂还原层比保护环浅。
技术实现思路
本专利技术的目的是要提供用于制造用于功率碳化硅半导体器件的边缘终端的方法，其易于制造且高效地防止或至少降低终端区域中的任何电场峰，从而改进器件的击穿性质。通过根据权利要求1的用于制造用于功率碳化硅半导体器件的边缘终端的方法、根据权利要求12的用于制造包含这样的边缘终端结构的碳化硅功率半导体器件的方法以及根据权利要求13的包含这样的边缘终端结构的碳化硅功率半导体器件而实现该目的。由于（n-）掺杂还原层中的漂移层的掺杂浓度的降低，能够在边缘区域中降低电场峰，且因此，还可以使朝向器件边缘的电场分布平滑。由于掺杂还原层中的低掺杂浓度，高电场未扩展至终端（边缘）区域中的器件的表面。通过这样的掺杂还原层，可以增大器件的击穿电压，且降低起因于结终端处的碰撞电离的反向电流。更低的泄漏电流又使器件能够以增强的阻断稳定性操作。能够与用于降低边缘区域中的电场的已知的终端部件（例如，p掺杂保护环、结终端扩展部或浮置金属环（也被称为场板），不排除其他已知的部件）组合而实现掺杂还原层。用来补偿由引入的辐射点缺陷而导致的漂移层的原始浓度，从而创建掺杂还原层的轻离子（氦或氢（质子））的注入可能局限于边缘区域。这导致某器件，其中终端区域与有效体区域相比具有更高的击穿电压，使得在本专利技术的器件中，可以增强器件阻断稳定性。在使器件偏压成高于击穿电压的情况下，体中的更低的击穿电压如边缘终端的保护那样起作用，这防止结终端表面钝化部（从可靠性的观点来看，器件的最灵敏部分）的磨损且提高可靠性。在其他示范性的实施例中，氦或氢（质子）作为第一离子而应用，以补偿漂移层的原始掺杂浓度。这样的轻离子能够以相同的注入能量来引入至与更重的离子相比更高的深度中。两种离子都具有如下的优点：使两种离子在小于1μm的小的深度范围中在碳化硅中停止，使得可以创建（在深度方向上）局部地受限的层。由此，有可能特别地保护最高电场的地方。此外，在商业加速器处可获得针对诸如氦和氢的轻离子和低剂量的离子注入机，并且，可以选择更低的注入能量，以将离子注入至预期的深度中。取决于应用，具有不同的能量的单个或多个离子峰能够进一步增强击穿电压，而不增大泄漏电流。在附属权利要求中，公开了本专利技术的主题的另外的优选的实施例。附图专利技术将参考附图而在下面的文本中更详细地解释本专利技术的主题，其中：图1至图8以及图16示出关于本专利技术的SiC结势垒肖特基二极管或合并式PiN肖特基二极管的横截面图。图9至图15示出关于本专利技术的SiC肖特基二极管的横截面图。在图1至图4以及图9至图11和图16中，掺杂还原层局限于边缘区域，即，未将这样的层布置于中心（有效）区域中，然而，在图5至图8以及图12至图15中，掺杂还原层是遍及有效区域和边缘区域而延伸的连续层。图1、图5、图9、图12以及图16示出边缘区域中的浮置金属环。图2、图6、图10以及图13示出在边缘区域中具有p掺杂保护环的本专利技术的器件。图3、图7、图11以及图14示出具有作为p掺杂终端层的结终端扩展部的本专利技术的器件，然而，图4、图8以及图15示出在嵌入结终端扩展部中的情况下p掺杂保护环的组合。图16进一步示出包含五个掺杂还原区域的掺杂还原层。图17至图20示出用于制造本专利技术的碳化硅功率半导体器件的方法的步骤。图21示出具有以三种不同的注入能量制成的浅掺杂还原层的本专利技术的肖特基二极管。图22示出具有以五种不同的注入能量制成的浅掺杂还原层的本专利技术的肖特基二极管。图23示出具有以三种不同的注入能量制成的深掺杂还原层的本专利技术的JBS二极管。在参考符号的列表中，总结图中所使用的参考符号及其含义。通常，对相似部分或相似起作用的部分赋予相同的参考符号。所描述的实施例意味着作为示例，而不应当限定本专利技术。具体实施方式图1至图8以及图16示出本专利技术的碳化硅功率半导体器件，其采取结势垒肖特基（JBS）二极管或合并式PiN肖特基（MPS）二极管的形式，其具有第一主侧14和与第一主侧14相反的第二主侧16之间的中心区域10和边缘区域12（终端区域）。n掺杂碳化硅衬底层1布置于第二主侧16上。n-掺杂碳化硅漂移层2布置于第一主侧14上，与n掺杂SiC衬底1相比，n-掺杂碳化硅漂移层2更低地掺杂。在边缘区域10中，布置（n--）掺杂式掺杂还原层4，掺杂还原层4与漂移层2相比具有更低的掺杂浓度，其中，掺杂还原层4布置于层深度范围44中，层深度范围44处于第一主侧14下方的掺杂浓度最小值40一直到最大掺杂还原层深度42之间。该最大深度42低于功率半导体器件的厚度。掺杂还原层4的掺杂浓度最小值40定位于功率半导体器件的表面（第一主侧14）的下方。掺杂还原层深度范围44小于10μm或小于5μm。掺杂还原区域深度范围44是最小掺杂浓度与最大掺杂还原层深度40、42之间的偏差。在第一主侧14上的中心区域10中，JBS二极管（图1至图8以及图16）包含p掺杂阳极层7（或多个这样的阳极层7）。在中心区域10中，阳极层7与金属电极50接触，金属电极50是JBS二极管的阳极电极。在阴极侧（第二主侧16）上，n掺杂衬底1起到阴极层的作用，该阴极层与中心区域10中的金属电极52接触，所述金属电极52是JBS本文档来自技高网...

【技术保护点】
一种用于制造用于碳化硅功率半导体器件的边缘终端结构的方法，所述碳化硅功率半导体器件在第一主侧（14）和与所述第一主侧（14）相反的第二主侧（16）之间具有中心区域（10）和边缘区域（12），其中，执行以下的制造步骤：a）提供具有作为一个主侧的所述第二主侧（16）的n掺杂碳化硅衬底（1）；b）使碳化硅n‑掺杂漂移层（2）在与所述第二主侧（16）相反的侧上外延地生长，所述碳化硅n‑掺杂漂移层（2）具有比所述衬底（1）更低的掺杂浓度，其中，与在其处布置所述碳化硅衬底（1）的这样的侧相反的所述漂移层（2）的所述侧形成所述第一主侧（14）；c）通过将第二离子一直注入至最大终端层深度（32），并且在所述第一主侧（14）上退火来创建至少一个p掺杂终端层（3）；d）形成具有掺杂还原层深度范围（44）的（n‑‑）掺杂式掺杂还原层（46），所述掺杂还原层深度范围（44）处于所述第一主侧（14）下方的所述掺杂还原层（4）的掺杂浓度最小值（40）的深度一直到最大掺杂还原层深度（42）之间，其中，所述掺杂还原层（4）的掺杂浓度最小值（40）的深度比所述最大终端层深度（32）更大，所述掺杂还原层（4）包含至少一个掺杂还原区域（46），其中，对于每个掺杂还原区域（46）的创建：以注入能量将第一离子注入在所述第一主侧（14）上的至少所述边缘区域（12）中，其中，将所述第一离子注入掺杂还原区域深度范围（464）中，所述掺杂还原区域深度范围（464）处于所述第一主侧（14）下方的所述掺杂还原区域（460）的掺杂浓度最小值的深度一直到最大掺杂还原区域深度（462）之间，其中，选择所述第一离子和所述至少一种注入能量，使得所述掺杂还原层深度范围（44）小于10 μm，e）使所述掺杂还原层（4）退火，其中，执行步骤d），使得在所述掺杂还原层（4）中，降低所述漂移层（2）的所述掺杂浓度。...

【技术特征摘要】
【国外来华专利技术】2015.06.09 EP 15171208.01.一种用于制造用于碳化硅功率半导体器件的边缘终端结构的方法，所述碳化硅功率半导体器件在第一主侧（14）和与所述第一主侧（14）相反的第二主侧（16）之间具有中心区域（10）和边缘区域（12），其中，执行以下的制造步骤：a）提供具有作为一个主侧的所述第二主侧（16）的n掺杂碳化硅衬底（1）；b）使碳化硅n-掺杂漂移层（2）在与所述第二主侧（16）相反的侧上外延地生长，所述碳化硅n-掺杂漂移层（2）具有比所述衬底（1）更低的掺杂浓度，其中，与在其处布置所述碳化硅衬底（1）的这样的侧相反的所述漂移层（2）的所述侧形成所述第一主侧（14）；c）通过将第二离子一直注入至最大终端层深度（32），并且在所述第一主侧（14）上退火来创建至少一个p掺杂终端层（3）；d）形成具有掺杂还原层深度范围（44）的（n--）掺杂式掺杂还原层（46），所述掺杂还原层深度范围（44）处于所述第一主侧（14）下方的所述掺杂还原层（4）的掺杂浓度最小值（40）的深度一直到最大掺杂还原层深度（42）之间，其中，所述掺杂还原层（4）的掺杂浓度最小值（40）的深度比所述最大终端层深度（32）更大，所述掺杂还原层（4）包含至少一个掺杂还原区域（46），其中，对于每个掺杂还原区域（46）的创建：以注入能量将第一离子注入在所述第一主侧（14）上的至少所述边缘区域（12）中，其中，将所述第一离子注入掺杂还原区域深度范围（464）中，所述掺杂还原区域深度范围（464）处于所述第一主侧（14）下方的所述掺杂还原区域（460）的掺杂浓度最小值的深度一直到最大掺杂还原区域深度（462）之间，其中，选择所述第一离子和所述至少一种注入能量，使得所述掺杂还原层深度范围（44）小于10μm，e）使所述掺杂还原层（4）退火，其中，执行步骤d），使得在所述掺杂还原层（4）中，降低所述漂移层（2）的所述掺杂浓度。2.根据权利要求1所述的方法，其特征在于，在步骤d）中，以至少两种或三种至十种或三种至六种不同的注入能量注入所述第一离子。3.根据权利要求1或2所述的方法，其特征在于，在步骤d）中，以不同的注入能量形成多个掺杂还原区域（46），其中，所述多个掺杂还原区域（46）彼此重叠，使得形成连续掺杂还原层（4）。4.根据权利要求1至3中的任何所述的方法，其特征在于，在步骤d）中，选择所述至少一种注入能量，使得所述至少一个掺杂还原区域深度范围（464）小于1μm或小于0.6μm或处于0.2至0.5μm之间。5.根据权利要求1至4中的任何所述的方法，其特征在于，所述掺杂还原层（4）中的所述掺杂浓度处于所述漂移层（2）的...

【专利技术属性】
技术研发人员：J沃贝基，
申请(专利权)人：ABB瑞士股份有限公司，
类型：发明
国别省市：瑞士,CH