存储器装置及其时钟分配方法制造方法及图纸

公开一种存储器装置及其时钟分配方法。一种存储器装置包括：第一数据缓冲器，接收第一频带或第二频带的数据；第一时钟缓冲器，当第一数据缓冲器接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器，并且当第一数据缓冲器接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器；第二数据缓冲器，接收第一频带或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号；第二时钟缓冲器，在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器。

Memory device and its clock allocation method

A memory device and a method for distribution of the clock are disclosed. A memory device includes: a first data buffer receives the first band or second band data; the first clock buffer, when the first data buffer receives the first band data will provide the clock signal of the first band to the first data buffer, and when the first data buffer receives second band data will provide the clock signal to the second band the first data buffer; second data buffer receives the first band or band second data, and in response to receiving the second band data, the clock signal receiving second band from the first clock buffer; second clock buffer, provides second data buffer in the clock signal of a first frequency band in the first band.

【技术实现步骤摘要】
存储器装置及其时钟分配方法本申请要求于2016年9月19日提交到韩国知识产权局的第10-2016-0119393号韩国专利申请的优先权，所述申请的公开通过引用完整地包含于此。
在此描述的本专利技术构思的示例性实施例涉及一种半导体存储器系统，更具体地说，涉及一种存储器装置及其时钟分配方法。
技术介绍
电子装置能被配置为具有消费者所请求的各种功能。因此，这样的电子装置的功耗在增加。例如，可能由于电子装置对高集成、高性能的存储器系统的使用而造成功率增加。存储器系统可包括存储器装置(诸如，易失性存储器装置或非易失性存储器装置)。易失性存储器装置的一个示例是同步动态随机存取存储器(SDRAM)。SDRAM与从主机提供的时钟信号同步地处理输入/输出数据和命令地址信号。因此，时钟信号的质量能够影响存储器装置的操作质量。时钟信号是以规律间隔转变的信号。存储器装置的接收时钟信号的输入缓冲器和存储器装置内部的时钟信号路径在每个时钟信号转变周期消耗电力。因此，存储器装置的功耗随着时钟信号的频率的增大而成比例地增加。
技术实现思路
根据本专利技术构思的示例性实施例，一种存储器装置包括第一数据缓冲器组和第二数据缓冲器组以及第一时钟缓冲器和第二时钟缓冲器。第一数据缓冲器组从主机接收第一频带的数据或第二频带的数据。第二频带在频率上低于第一频带。第一时钟缓冲器在第一数据缓冲器组接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器组，并在第一数据缓冲器组接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器组。第二数据缓冲器组从主机接收第一频带的数据或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号。第二时钟缓冲器在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器组，其中，在第一频带操作中，第一数据缓冲器组和第二数据缓冲器组均接收第一频带的数据。根据本专利技术构思的示例性实施例，一种存储器装置的时钟信号提供方法包括：确定存储器装置的时钟分配方法，使得包括在存储器装置中的第一时钟缓冲器和第二时钟缓冲器在第一频带操作中将第一频带的时钟信号分别提供给包括在存储器装置中的第一数据缓冲器组和第二数据缓冲器组，并使得第一时钟缓冲器在第二频带操作中将第二频带的时钟信号提供给第一数据缓冲器组和第二数据缓冲器组中的每个，其中，第二频带在频率上低于第一频带；当存储器装置从主机接收数据时，在存储器装置设置针对时钟信号的第一频带和第二频带中的每个的确定的时钟分配方法。根据本专利技术构思的示例性实施例，一种存储器装置包括：第一时钟缓冲器，被配置为接收第一时钟信号对，并响应于控制信号输出与第一时钟信号对之一对应的第一内部时钟信号；第一数据缓冲器组，被配置为接收第一内部时钟信号；第二时钟缓冲器，被配置为接收第二时钟信号对，并响应于控制信号输出与第二时钟信号对之一对应的第二内部时钟信号；多路复用器，被配置为接收第一内部时钟信号和第二内部时钟信号，并响应于控制信号输出第一内部时钟信号和第二内部时钟信号之一作为第三内部时钟信号；第二数据缓冲器组，被配置为接收第三内部时钟信号。附图说明图1是示出根据本专利技术构思的示例性实施例的包括存储器装置的存储器系统的框图；图2是示出根据本专利技术构思的示例性实施例的图1中示出的存储器装置的框图；图3是示出根据本专利技术构思的示例性实施例的图2中示出的第一时钟缓冲器的框图；图4是示出根据本专利技术构思的示例性实施例的图2中示出的第一时钟缓冲器的电路图；图5是示出根据本专利技术构思的示例性实施例的图1中示出的存储器系统的操作的流程图；图6是用于描述根据本专利技术构思的示例性实施例的图1中示出的存储器系统的操作的时序图；图7是示出根据本专利技术构思的示例性实施例的图1中示出的存储器装置的框图；图8是示出根据本专利技术构思的示例性实施例的包括存储器装置的存储器系统的示图；图9和图10是均示出根据本专利技术构思的示例性实施例的图8中示出的存储器装置的框图；图11是示出应用根据本专利技术构思的示例性实施例的存储器装置的用户系统的框图。具体实施方式以下，将参照附图详细描述本专利技术构思的示例性实施例。在附图中，相同的参考标号可指代相同的部件。图1是示出根据本专利技术构思的示例性实施例的包括存储器装置的存储器系统的框图。参照图1，存储器系统1可包括主机10和存储器装置100。例如，存储器系统1可以是包括主机10和存储器装置100二者的单个系统。此外，可分别使用单独的装置来实现主机10和存储器装置100。例如，主机10可为包括通用处理器或应用处理器的处理器电路或者存储器系统。此外，主机10可为包括一个或多个处理器的以下计算装置：个人计算机、外围装置、数码相机、个人数字助理(PDA)、便携式媒体播放器(PMP)、智能电话或可穿戴装置。然而，本专利技术构思不限于此。存储器装置100可存储从主机10提供的数据或将要提供给主机10的数据。存储器装置100可以是多种存储介质中的任何存储介质。例如，存储介质可包括易失性存储器。例如，存储器装置100可包括：动态随机存取存储器(DRAM)、静态RAM(SRAM)、晶闸管RAM(TRAM)、零电容RAM(Z-RAM)、双晶体管RAM(TTRAM)、磁阻RAM(MRAM)等。本专利技术构思的示例性实施例还可应用于包括易失性存储器的多种存储介质中的任何存储介质。例如，存储器装置100可包括无缓冲双列直插存储器模块(UDIMM)、带寄存器的DIMM(RDIMM)、低负载DIMM(LRDIMM)、非易失性DIMM(NVDIMM)等。然而，本专利技术构思不限于此。以下，为便于描述，假设存储器装置100包括单个存储器装置。然而，如上所述，存储器装置100可包括多于一个的存储装置，并且本专利技术构思的更多的示例性实施例被应用于各种存储装置。存储器装置100可与主机10进行通信。例如，存储器装置100可基于各种有线通信协议(诸如，通用串行总线(USB)、小型计算机系统接口(SCSI)、外围组件互连快速(PCIe)、移动PCIe(M-PCIe)、先进技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)、集成驱动电子设备(IDE)、火线、通用闪存存储器(UFS)、传输控制协议/互联网协议(TCP/IP))以及各种无线通信协议(诸如，长期演进(LTE)、全球微波互联接入(WiMax)、全球移动通信系统(GSM)、码分多址(CDMA)、高速封包存取(HSPA)、蓝牙、近场通信(NFC)、Wi-Fi以及射频识别(RFID))中的一个或多个与主机10进行通信。然而，本专利技术构思不限于此。存储器装置100可响应于来自主机10的命令/地址CMD/ADDR执行写操作和读操作。存储器装置100的写操作和读操作如下。在读操作的情况下，主机10将激活命令和行地址信息与专用于命令和地址的C/A时钟信号一起提供给存储器装置100。在特定时间之后，主机10将读命令和列地址与C/A时钟信号一起提供给存储器装置100。然后，存储器装置100在特定时间之后将请求的数据提供给主机10。在写操作的情况下，主机10将激活命令和行地址与C/A时钟信号一起提供给存储器装置100。在特定时间之后，主机10将写命令和列地址与C/A时钟信号一起提供给存储器本文档来自技高网...

【技术保护点】
一种存储器装置，包括：第一数据缓冲器组，被配置为：从主机接收第一频带的数据或第二频带的数据，其中，第二频带在频率上低于第一频带；第一时钟缓冲器，被配置为：当第一数据缓冲器组接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器组，并且当第一数据缓冲器组接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器组；第二数据缓冲器组，被配置为：从主机接收第一频带的数据或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号；第二时钟缓冲器，被配置为：在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器组，其中，在第一频带操作中，第一数据缓冲器组和第二数据缓冲器组中的每个接收第一频带的数据。

【技术特征摘要】
2016.09.19 KR 10-2016-01193931.一种存储器装置，包括：第一数据缓冲器组，被配置为：从主机接收第一频带的数据或第二频带的数据，其中，第二频带在频率上低于第一频带；第一时钟缓冲器，被配置为：当第一数据缓冲器组接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器组，并且当第一数据缓冲器组接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器组；第二数据缓冲器组，被配置为：从主机接收第一频带的数据或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号；第二时钟缓冲器，被配置为：在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器组，其中，在第一频带操作中，第一数据缓冲器组和第二数据缓冲器组中的每个接收第一频带的数据。2.如权利要求1所述的存储器装置，其中，第二时钟缓冲器在第二频带操作中不操作，其中，在第二频带操作中，第一数据缓冲器组和第二数据缓冲器组中的每个接收第二频带的数据。3.如权利要求1所述的存储器装置，其中，当第一时钟缓冲器和第二时钟缓冲器在第一频带操作中将第一频带的时钟信号分别提供给第一数据缓冲器组和第二数据缓冲器组时，第一时钟缓冲器和第二时钟缓冲器中的每个作为差分输入缓冲器操作。4.如权利要求3所述的存储器装置，其中，当第一时钟缓冲器在第二频带操作中将第二频带的时钟信号提供给第一数据缓冲器组和第二数据缓冲器组中的每个时，第一时钟缓冲器作为差分输入缓冲器操作。5.如权利要求3所述的存储器装置，其中，当第一时钟缓冲器在第二频带操作中将第二频带的时钟信号提供给第一数据缓冲器组和第二数据缓冲器组中的每个时，第一时钟缓冲器作为单输入缓冲器操作。6.如权利要求3所述的存储器装置，其中，在第一数据缓冲器组和第二数据缓冲器组中的每个接收第三频带的数据的第三频带操作中，第一时钟缓冲器和第二时钟缓冲器将第三频带的时钟信号分别提供给第一数据缓冲器组和第二数据缓冲器组，第一时钟缓冲器和第二时钟缓冲器中的每个作为单输入缓冲器操作，其中，第三频带在频率上低于第二频带。7.如权利要求1所述的存储器装置，还包括：多路复用器，被配置为：选择在第一频带操作中从第二时钟缓冲器传送的时钟信号或在第二频带操作中从第一时钟缓冲器传送的时钟信号，并且将选择的时钟信号提供给第二数据缓冲器组。8.如权利要求1所述的存储器装置，还包括：模式寄存器，被配置为：存储控制第一时钟缓冲器和第二时钟缓冲器的时钟信号提供操作的控制码，并且将存储的控制码提供给第一时钟缓冲器或第二时钟缓冲器，其中，控制码从主机提供到模式寄存器。9.如权利要求1所述的存储器装置，还包括：第三时钟缓冲器，被配置为：在第三频带操作中将第三频带的时钟信号提供给第一数据缓冲器组和第二数据缓冲器组中的每个。10.如权利要求9所述的存储器装置，其中，第三时钟缓冲器布置在第一时钟缓冲器与第二时钟缓冲器之间。11.如权利要求9所述的存储器装置...

【专利技术属性】
技术研发人员：姜相圭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR