SONOS读时序电路制造技术

本发明专利技术公开了一种SONOS读时序电路,包含：第一及第二PMOS管，第一及第二NMOS管，以及一个电容；其中第一PMOS与第一NMOS串联，第二PMOS与第二NMOS串联；第一PMOS与第二PMOS的源极接电源；第一PMOS与第一NMOS的栅极并联后接输入，第一PMOS与第一NMOS的串联节点接第二PMOS及第二NMOS的栅极；第二PMOS与第二NMOS的串联节点为输出端口，第二NMOS的源极接地；所述电容一端接地，另一端接第二PMOS及第二NMOS的栅极；所述第一NMOS的源极通过一旁路电流源接地。本发明专利技术采用具有正负温度系数的旁路电流源，对被选中读的单元的预充电时间和产生灵敏放大器比较数据“0”或“1”的时间时序进行重新分配，保证读时序电路在低温下也能稳定有效读取数据。

【技术实现步骤摘要】
SONOS读时序电路
本专利技术涉及半导体领域，特别是指一种非易失存储器的SONOS读时序电路。
技术介绍
NVM（Non-volatileMemory），非易失存储器，具有非易失、按字节存取、存储密度高、低能耗、读写性能接近DRAM的特点。电子设备能快速地访问该存储器存储空间的内容（大多数情况下此类设备都是以字节方式地访问这些内容，并且掉电后也能保存它们）。它不用定期地刷新存储器内容。这包括所有形式的只读存储器（ROM），像是可编程只读存储器（PROM）、可擦可编程只读存储器（EPROM）、电可擦除只读存储器（EEPROM）和闪存。它也包括电池供电的随机存取储存器（RAM）。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化硅-硅，又称硅氧化氮氧化硅)器件，现有的SONOS器件的存储单元通常由一个SONOS存储晶体管(简称为存储管)和一个高压选择晶体管（简称为选择管）组成。其中存储管用来存储数据，选择管用来完成数据地址的选择。如图1所示为NVMSONOS单元cell的读时序图，其中：Tcl:被选中读的地址建立时间（setuptime）；Tpc:被选中读的cell预充电时间；Tsa:灵敏放大器比较数据“0”或者“1”的时间；Tdy:灵敏放大器锁存输出正确的“0”/“1”所需要的时间；Taa:一个完整读周期。其中Tpc时间越长，读“0”会变差；Tsa时间变长，读“0”或者读”1”均会有益；SONOScell本身会随着温度降低而读“0”变差。总的来说，在现有的电路时序中，上述4段时序会随着温度降低同时偏大，由于低温下读“0”cell本身偏弱，Tpc时间的变长更是不利于读“0”。
技术实现思路
本专利技术所要解决的技术问题在于提供一种SONOS读时序电路，具有温度补偿功能，让读取电路工作更稳定。为解决上述问题，本专利技术所述的SONOS读时序电路，包含：第一及第二PMOS管，第一及第二NMOS管，以及一个电容；其中第一PMOS与第一NMOS串联，第二PMOS与第二NMOS串联；第一PMOS与第二PMOS的源极接电源；第一PMOS与第一NMOS的栅极并联后接输入，第一PMOS与第一NMOS的串联节点接第二PMOS及第二NMOS的栅极；第二PMOS与第二NMOS的串联节点为输出端口，第二NMOS的源极接地；所述电容一端接地，另一端接第二PMOS及第二NMOS的栅极；所述第一NMOS的源极通过一旁路电流源接地；上述读时序电流在工作时产生四种时序：被选中读的地址的建立时间Tcl、被选中读的单元的预充电时间Tpc、灵敏放大器比较数据“0”或“1”的时间Tsa以及一个完整的读周期Taa。进一步地，所述旁路电流源能产生负温度系数的旁路电流或者正温度系数的旁路电流。进一步地，在产生被选中读的单元的预充电时间Tpc时，采用具有负温度系数的旁路电流源；在产生灵敏放大器比较数据“0”或“1”的时间Tsa时采用正温度系数的旁路电流源。进一步地，在产生被选中读的单元的预充电时间Tpc和产生灵敏放大器比较数据“0”或“1”的时间Tsa时序的电路，通过旁路电流源对电容充放电，来实现输入信号上升沿到输出信号上升沿的延迟。进一步地，通过正负温度系数的旁路电流源对读时序进行补偿，对被选中读的单元的预充电时间Tpc和产生灵敏放大器比较数据“0”或“1”的时间Tsa时序进行重新分配，将被选中读的单元的预充电时间Tpc设计为随温度下降而减小，同时灵敏放大器比较数据“0”或“1”的时间Tsa随温度增加而变大。进一步地，所述电容为常规电容，或者是用MOS管代替。本专利技术所述的SONOS读时序电路，在产生被选中读的单元的预充电时间Tpc时，采用具有负温度系数的旁路电流源；在产生灵敏放大器比较数据“0”或“1”的时间Tsa时采用正温度系数的旁路电流源，对被选中读的单元的预充电时间Tpc和产生灵敏放大器比较数据“0”或“1”的时间Tsa时序进行重新分配，保证读时序电路在低温下也能稳定有效读取数据。附图说明图1是现有SONOS读时序电路的读时序图。图2是本专利技术SONOS读时序电路的结构示意图。图3是经过本专利技术SONOS读时序电路补偿后的读时序图。具体实施方式由于现有的SONOS读时序电路在低温下读”0”单元本身偏弱，Tpc时间的变长更是不利于读”0”，因此本专利技术提出在Taa时间固定情况下，利用温度补偿方法重新分配低温下Tpc和Tsa，将Tpc设计为随温度下降而减小，同时Tsa随温度增加而变大。基于上述技术思路，本专利技术所述的SONOS读时序电路，包含：第一及第二PMOS管，第一及第二NMOS管，以及一个电容；其中第一PMOS与第一NMOS串联，第二PMOS与第二NMOS串联；第一PMOS与第二PMOS的源极接电源；第一PMOS与第一NMOS的栅极并联后接输入，第一PMOS与第一NMOS的串联节点接第二PMOS及第二NMOS的栅极；第二PMOS与第二NMOS的串联节点为输出端口，第二NMOS的源极接地；所述电容一端接地，另一端接第二PMOS及第二NMOS的栅极；所述第一NMOS的源极通过一旁路电流源接地。所述旁路电流源能产生负温度系数的旁路电流或者正温度系数的旁路电流。在产生被选中读的单元的预充电时间Tpc时，采用具有负温度系数的旁路电流源；在产生灵敏放大器比较数据“0”或“1”的时间Tsa时采用正温度系数的旁路电流源。在产生被选中读的单元的预充电时间Tpc和产生灵敏放大器比较数据“0”或“1”的时间Tsa时序的电路，通过旁路电流源对电容充放电，来实现输入信号上升沿到输出信号上升沿的延迟。通过正负温度系数的旁路电流源对读时序进行补偿，对被选中读的单元的预充电时间Tpc和产生灵敏放大器比较数据“0”或“1”的时间Tsa时序进行重新分配，将被选中读的单元的预充电时间Tpc设计为随温度下降而减小，同时灵敏放大器比较数据“0”或“1”的时间Tsa随温度增加而变大。保证读时序电路在低温下也能稳定有效读取数据。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种SONOS读时序电路，其特征在于，包含：第一及第二PMOS管，第一及第二NMOS管，以及一个电容；其中第一PMOS与第一NMOS串联，第二PMOS与第二NMOS串联；第一PMOS与第二PMOS的源极接电源；第一PMOS与第一NMOS的栅极并联后接输入，第一PMOS与第一NMOS的串联节点接第二PMOS及第二NMOS的栅极；第二PMOS与第二NMOS的串联节点为输出端口，第二NMOS的源极接地；所述电容一端接地，另一端接第二PMOS及第二NMOS的栅极；所述第一NMOS的源极通过一旁路电流源接地；上述读时序电流在工作时产生四种时序：被选中读的地址的建立时间Tcl、被选中读的单元的预充电时间Tpc、灵敏放大器比较数据“0”或“1”的时间Tsa以及一个完整的读周期Taa。

【技术特征摘要】
1.一种SONOS读时序电路，其特征在于，包含：第一及第二PMOS管，第一及第二NMOS管，以及一个电容；其中第一PMOS与第一NMOS串联，第二PMOS与第二NMOS串联；第一PMOS与第二PMOS的源极接电源；第一PMOS与第一NMOS的栅极并联后接输入，第一PMOS与第一NMOS的串联节点接第二PMOS及第二NMOS的栅极；第二PMOS与第二NMOS的串联节点为输出端口，第二NMOS的源极接地；所述电容一端接地，另一端接第二PMOS及第二NMOS的栅极；所述第一NMOS的源极通过一旁路电流源接地；上述读时序电流在工作时产生四种时序：被选中读的地址的建立时间Tcl、被选中读的单元的预充电时间Tpc、灵敏放大器比较数据“0”或“1”的时间Tsa以及一个完整的读周期Taa。2.如权利要求1所述的SONOS读时序电路，其特征在于：所述旁路电流源能产生负温度系数的旁路电流或者正温度系数的旁路电流。3.如权利要求1或2所述的SON...

【专利技术属性】
技术研发人员：刘芳芳，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31