一种阵列基板的制作方法、阵列基板及指纹识别器件技术

本发明专利技术公开了一种阵列基板的制作方法、阵列基板及指纹识别器件，该阵列基板的制作方法，包括：在衬底基板上形成一层多晶硅层，对多晶硅层进行构图，多晶硅层的图案在衬底基板上的正投影位于多个目标区域内；采用第一掺杂工艺，向对应于PIN型二极管的第一子区域，以及P型晶体管的第一子区域和第二子区域内的多晶硅层掺P型离子；采用第二掺杂工艺，向对应于PIN型二极管的第二子区域，以及N型晶体管的第一子区域和第二子区域内的多晶硅层掺N型离子。本发明专利技术实施例提供的制作方法，实现了将晶体管的工艺制程与PIN型二极管的工艺制程集成到一起，从而简化阵列基板的工艺流程，降低成本。

An array substrate fabrication method, array substrate and fingerprint identification device

【技术实现步骤摘要】
一种阵列基板的制作方法、阵列基板及指纹识别器件
本专利技术涉及传感器
，尤指一种阵列基板的制作方法、阵列基板及指纹识别器件。
技术介绍
指纹是人体与生俱来独一无二并可与他人相区别的不变特征。它由指端皮肤表面上的一系列脊和谷组成。这些脊和谷的组成细节通常包括脊的分叉、脊的末端、拱形、帐篷式的拱形、左旋、右旋、螺旋或双旋等细节，决定了指纹图案的唯一性。由之发展起来的指纹识别技术是较早被用作为个人身份验证的技术，根据指纹采集、输入的方式不同，目前广泛应用并被熟知的有：光学成像、热敏传感器、人体远红外传感器等。目前，超声波指纹识别尚属于一个新
，相比电容式指纹识别器件，超声波指纹识别性能更优：可防水防汗、传感器大面积化、识别假指纹、支持更厚封装层。此外，超声波还可进行脉搏、血压等其他功能识别。超声波指纹识别产品需要将CMOS晶体管器件与PIN型二极管器件集成，现有成熟工艺技术是在晶圆硅基底上通过半导体制程来实现的，但现有技术中CMOS晶体管器件的工艺制程与PIN型二极管器件的工艺制程是分开的，导致制作超声波指纹识别器件的工艺流程非常复杂，工艺成本高。
技术实现思路
本专利技术实施例提供了一种阵列基板的制作方法、阵列基板及指纹识别器件，用以解决现有技术中存在的制作超声波指纹识别器件的工艺流程非常复杂，工艺成本高的问题。第一方面，本专利技术实施例提供了一种阵列基板的制作方法，所述阵列基板，包括多个目标区域组，每个所述目标区域组至少包括两个不同的目标区域；每一个所述目标区域为PIN型二极管或P型晶体管或N型晶体管，且每一个所述目标区域分为第一子区域，第二子区域，以及位于所述第一子区域和所述第二子区域之间的第三子区域；所述阵列基板的制作方法，包括：在衬底基板上形成一层多晶硅层，对所述多晶硅层进行构图，所述多晶硅层的图案在所述衬底基板上的正投影位于多个所述目标区域内；针对P型晶体管，采用第一掺杂工艺，向对应于所述PIN型二极管的所述第一子区域，以及所述P型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺P型离子；针对N型晶体管，采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述晶体管包括P型晶体管和N型晶体管；所述采用第一掺杂工艺，向对应于所述PIN型二极管的所述第一子区域，以及所述P型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺P型离子，包括：在所述多晶硅层之上形成一层金属层，对所述金属层进行第一次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述目标区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第二子区域和所述第三子区域；以第一次构图后的所述金属层为遮挡，向所述多晶硅层掺P型离子。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，包括：对所述金属层进行第二次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第二子区域和所述第三子区域；形成第一光刻胶层，对所述第一光刻胶层进行第一次构图后，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述目标区域；以第一次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺N型离子。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，还包括：对所述第一光刻胶层进行第二次构图，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述目标区域；以第二次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺杂，以形成所述N型晶体管的轻掺杂漏区。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，还包括：对所述金属层进行第三次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第三子区域；形成第二光刻胶层，对所述第二光刻胶层进行第一次构图后，得到的所述第二光刻胶层的图形覆盖所述N型晶体管对应的所述目标区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述第一子区域和所述第三子区域靠近所述第一子区域的部分区域；以所述第一次构图后的所述第二光刻胶层为遮挡，向所述多晶硅层掺N型离子。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述以所述第一次构图后的所述第二光刻胶层为遮挡，向所述多晶硅层掺N型离子之后，还包括：对所述第二光刻胶层进行第二次构图后，得到的所述第二光刻胶层的图形覆盖所述N型晶体管对应的所述目标区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述第一子区域和所述第三子区域靠近所述第一子区域的部分区域；以第二次构图后的所述第二光刻胶层为遮挡，向所述多晶硅层掺杂，以形成所述PIN型二极管的轻掺杂漏区。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，包括：对所述金属层进行第二次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第三子区域靠近所述第一子区域的部分区域；形成第一光刻胶层，对所述第一光刻胶层进行第一次构图后，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述第一子区域和所述第三子区域；以第一次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺N型离子。在一种可能的实现方式中，在本专利技术实施例提供的上述制作方法中，所述以第一次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺N型离子之后，还包括：对所述第一光刻胶层进行第二次构图后，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述第一子区域和所述第三子区域靠近第一子区域的部分区域；以第二次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺杂，以形成所述PIN型二极管的轻掺杂漏区。第二方面，本专利技术实施例还提供了一种阵列基板，所述阵列基板采用上本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，所述阵列基板，包括多个目标区域组，每个所述目标区域组至少包括两个不同的目标区域；每一个所述目标区域为PIN型二极管或P型晶体管或N型晶体管，且每一个所述目标区域分为第一子区域，第二子区域，以及位于所述第一子区域和所述第二子区域之间的第三子区域；所述阵列基板的制作方法，包括：在衬底基板上形成一层多晶硅层，对所述多晶硅层进行构图，所述多晶硅层的图案在所述衬底基板上的正投影位于多个所述目标区域内；采用第一掺杂工艺，向对应于所述PIN型二极管的所述第一子区域，以及所述P型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺P型离子；采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，所述阵列基板，包括多个目标区域组，每个所述目标区域组至少包括两个不同的目标区域；每一个所述目标区域为PIN型二极管或P型晶体管或N型晶体管，且每一个所述目标区域分为第一子区域，第二子区域，以及位于所述第一子区域和所述第二子区域之间的第三子区域；所述阵列基板的制作方法，包括：在衬底基板上形成一层多晶硅层，对所述多晶硅层进行构图，所述多晶硅层的图案在所述衬底基板上的正投影位于多个所述目标区域内；采用第一掺杂工艺，向对应于所述PIN型二极管的所述第一子区域，以及所述P型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺P型离子；采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子。2.如权利要求1所述的制作方法，其特征在于，所述晶体管包括P型晶体管和N型晶体管；所述采用第一掺杂工艺，向对应于所述PIN型二极管的所述第一子区域，以及所述P型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺P型离子，包括：在所述多晶硅层之上形成一层金属层，对所述金属层进行第一次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述目标区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第二子区域和所述第三子区域；以第一次构图后的所述金属层为遮挡，向所述多晶硅层掺P型离子。3.如权利要求2所述的制作方法，其特征在于，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，包括：对所述金属层进行第二次构图后，得到的所述金属层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管对应的所述第三子区域，以及所述PIN型二极管对应的所述第二子区域和所述第三子区域；形成第一光刻胶层，对所述第一光刻胶层进行第一次构图后，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述目标区域；以第一次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺N型离子。4.如权利要求3所述的制作方法，其特征在于，所述采用第二掺杂工艺，向对应于所述PIN型二极管的所述第二子区域，以及所述N型晶体管的所述第一子区域和所述第二子区域内的所述多晶硅层掺N型离子，还包括：对所述第一光刻胶层进行第二次构图，得到的所述第一光刻胶层的图形覆盖所述N型晶体管对应的所述第三子区域的中间区域，所述P型晶体管的对应的所述目标区域，以及所述PIN型二极管对应的所述目标区域；以第二次构图后的所述第一光刻胶层为遮挡，向所述多晶硅层掺杂，以形成所述N型晶体管的轻掺杂漏区。5.如权利要求4所述的制作方法，其特征在于，...

【专利技术属性】
技术研发人员：邸云萍，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11