一种芯片样品去层次的研磨方法技术

本发明专利技术公开了一种芯片样品去层次的研磨方法，包括以下步骤：提供一面积大于芯片样品的圆晶片作为衬片，在衬片的正面均匀涂抹一层固化胶；将芯片样品置于衬片的正面，四周设置仿制芯片，仿制芯片的厚度不小于芯片样品；将衬片的反面放置在加热板上加热，至固化胶固化；在芯片样品的表面涂抹一层固化胶，在芯片样品与仿制芯片之间的空隙内填充固化胶；加热至固化胶固化；对衬片的正面进行平面研磨，至芯片样品的表面图形露出；继续对衬片的正面进行平面研磨并逐层观察。采用本发明专利技术的技术方案可增大研磨时的接触面积，改善样品边缘研磨过快的问题，达到改善研磨均匀性的效果。

A method of grinding of chip samples

The invention discloses a grinding method to sample chip level, which comprises the following steps: providing a wafer chip area is larger than the sample as lining, evenly coated with a layer of adhesive on the front substrate; positive chip samples were placed in the lining, arranged around the imitation imitation chip, chip chip thickness not less than samples; negative linings placed on the heater, and curing adhesive; adhesive on the surface coated with a layer of chip samples, filling adhesive in the gap between the sample and the chip chip in heating to imitation; adhesive curing; plane grinding on the front substrate, surface pattern to chip samples the show continued on the front plane grinding; lining and layer observation. The technical scheme of the invention can increase the contact area of the grinding and improve the problem of too fast grinding on the edge of the sample, so as to improve the effect of the uniformity of the grinding.

【技术实现步骤摘要】
一种芯片样品去层次的研磨方法
本专利技术涉及半导体测试分析领域，尤其涉及一种芯片样品去层次的研磨方法。
技术介绍
随着电子产业的发展，半导体芯片的使用越来越广泛。在半导体芯片测试分析中，通常需要对有问题的样品芯片进行失效分析。失效分析通常采用对芯片样品进行研磨，针对定位点或故障区域进行逐层研磨剥离，观察失效机理用以分析失效原因。理想的研磨后效果为芯片各部分可以被研磨的均匀，观察区域都能处于同一层次，以便观察分析和后续使用物理或化学方法继续处理分析。但是现有的研磨方法无法达到上述理想效果，尤其当失效分析的目标区域处于样品芯片边缘位置时，非常容易在研磨过程中破坏目标区域的结构。现有技术的研磨方式为手动研磨，直接按住样品并在研磨盘上进行研磨，芯片样品边角位置会磨损的非常快，在芯片尺寸较小时不易操作且容易丢失目标区域的结构，根据图6、图7、图8所示，其中，待分析区域5内存在两个故障点6。图6为开始研磨的状况，图7为研磨中的状况，图8为丢失故障点的示意图。因此现有的研磨技术对于获取边角位置的故障非常困难。现有技术中还可采用干蚀刻对芯片样品逐层刻蚀，但是存在耗时过长，且在样品芯片层次厚度不明的情况下无法设置具体参数进行刻蚀。因此，有必要开发一种新的工艺对芯片样品的进行研磨，解决观察区域容易丢失，芯片样品边角易磨损的问题。
技术实现思路
针对现有技术中在半导体芯片失效分析中存在的上述问题，现提供一种芯片样品去层次的研磨方法。具体技术方案如下：一种芯片样品去层次的研磨方法，运用于半导体测试分析领域，包括以下步骤：步骤S1：提供一面积大于所述芯片样品的晶圆片作为衬片，在所述衬片的正面均匀涂抹一层固化胶；步骤S2：将所述芯片样品置于所述衬片的正面，所述衬片的正面上所述芯片样品的至少两边设置仿制芯片，所述仿制芯片的厚度不小于所述芯片样品；步骤S3：将所述衬片的反面放置在加热板上加热，至所述固化胶固化；步骤S4：在所述芯片样品的表面涂抹一层所述固化胶，在所述芯片样品与所述仿制芯片之间的空隙内填充所述固化胶；步骤S5：将所述衬片的反面放置在加热板上再次加热，至所述固化胶固化；步骤S6：对所述衬片的正面进行平面研磨，至所述芯片样品的表面图形露出；步骤S7，判断是否继续研磨，如果是，继续对所述衬片的正面进行平面研磨，如果否，退出。优选的，在所述步骤S2中，所述仿制芯片分为4个条状结构环绕设置在所述芯片样品的四周。优选的，在所述步骤S4中，所述固化胶在所述芯片样品的中心位置厚度最大，且完全覆盖所述芯片样品的表面。优选的，在所述步骤S4中，填充在所述芯片样品与所述仿制芯片之间的空隙的所述固化胶的厚度不小于所述芯片样品的厚度。优选的，在所述步骤S5中，采用研磨夹具、砂纸和抛光布进行手动研磨。优选的，在所述步骤S5中，采用金刚石研磨盘对所述衬片的正面进行机械研磨。优选的，所述加热板的加热温度为150摄氏度到250摄氏度。优选的，所述固化胶为环氧胶或丙烯酸胶。优选的，一种用于样品去层次分析的芯片结构，采用上述任意一项所述的芯片样品去层次的研磨方法制得；所述芯片结构包括芯片，设置在所述芯片底部的衬片，设置在所述芯片至少两边的仿制芯片，所述芯片与所述仿制芯片之间的缝隙中填充有已被固化的固化胶。优选的，一种芯片样品分析的方法，采用上述任意一所述的芯片样品去层次的研磨方法进行研磨。上述技术方案具有如下优点或有益效果：通过仿制芯片与样品芯片及固化胶的组合，增大研磨时的接触面积，采用固化胶填充仿制芯片与样品芯片间空隙保护样品边角，较好的改善样品边缘研磨过快的问题，达到改善研磨均匀性的效果，显著提高了产品制样的成功率。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1为本专利技术一种芯片样品去层次的研磨方法实施例的流程图；图2为本专利技术一种芯片样品去层次的研磨方法实施例的示意图；图3为本专利技术一种芯片样品去层次的研磨方法的剖面示意图；图4为本专利技术一种芯片样品去层次的研磨方法的剖面示意图；图5为本专利技术一种芯片样品去层次的研磨方法的剖面示意图；图6为采用现有的方法进行研磨的示意图；图7为采用现有的方法进行研磨的示意图；图8为采用现有的方法进行研磨的示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术一种较佳的实施例中，根据图1所示，一种芯片样品去层次的研磨方法，运用于半导体测试分析领域，包括以下步骤：步骤S1：提供一面积大于所述芯片样品2的晶圆片作为衬片1，在所述衬片1的正面均匀涂抹一层固化胶4；步骤S2：将所述芯片2样品置于所述衬片1的正面，所述衬片的正面上所述芯片样品2的至少两边设置仿制芯片3，所述仿制芯片3的厚度不小于所述芯片样品2；步骤S3：将所述衬片1的反面放置在加热板上加热，至所述固化胶4固化；步骤S4：在所述芯片样品2的表面涂抹一层所述固化胶4，在所述芯片样品2与所述仿制芯片3之间的空隙内填充所述固化胶4；步骤S5：将所述衬片1的反面放置在加热板上再次加热，至所述固化胶4固化；步骤S6：对所述衬片1的正面进行平面研磨，至所述芯片样品2的表面图形露出；步骤S7，判断是否继续研磨，如果是，继续对所述衬片1的正面进行平面研磨，如果否，退出。具体地，在本实施例的步骤S1至步骤S3中，根据图2和图3所示，将芯片样品2和仿制芯片3通过固化胶4固化在衬片1上。在本实施例的步骤S4和S5中，根据图4所示，在芯片样品2的表面和在芯片样品2与仿制芯片3之间的空隙上固化一层固化胶4，可以有效的将芯片样品2与仿制芯片3和固化胶4组成一个内部为实心的固定结构。增大研磨时的接触面积，使得芯片样品2的边角部分包裹在上述固定结构的中部，使得在研磨过程中，芯片样品2的边角部分不易磨损丢失。在本实施例的步骤S6中，根据图5所示，将上述的固定结构进行研磨，在上述的研磨过程，首先将芯片样品2上方的固化胶4研磨掉，使得芯片样品2的表面与固化胶4以及仿制芯片3处于同一厚度，有利于在对芯片样品2每次研磨都是水平的，芯片样品2内部的结构被逐层研磨打开。本专利技术一种较佳的实施例中，根据图2所示，在步骤S2中，仿制芯片3分为4个条状结构环绕设置在芯片样品2的四周。具体地，本实施例中，采用简单的条状结构环绕芯片样品2，可以使得仿制芯片3更容易制造，设置更简单，有助于上述方法的推广。本专利技术一种较佳的实施例中，在步骤S4中，固化胶4在芯片样品2的中心位置厚度最大，且完全覆盖芯片样品2的表面。具体地，本实施例中，采用在芯片样品2中的设置厚度最大的固化胶4，可以在固化胶4未固化时，保证芯片样品2表面能够持续存在固化胶4，不会应为晃动和移动的过程中固化胶4移位。本专利技术一种较佳的实施例中，在步骤S4中，填充在芯片样品2与仿制芯片3之间的空隙的固化胶4的厚度不小于芯片样品2本文档来自技高网...

【技术保护点】
一种芯片样品去层次的研磨方法，运用于半导体测试分析领域，其特征在于，包括以下步骤：步骤S1：提供一面积大于所述芯片样品的晶圆片作为衬片，在所述衬片的正面均匀涂抹一层固化胶；步骤S2：将所述芯片样品置于所述衬片的正面，所述衬片的正面上所述芯片样品的至少两边设置仿制芯片，所述仿制芯片的厚度不小于所述芯片样品；步骤S3：将所述衬片的反面放置在加热板上加热，至所述固化胶固化；步骤S4：在所述芯片样品的表面涂抹一层所述固化胶，在所述芯片样品与所述仿制芯片之间的空隙内填充所述固化胶；步骤S5：将所述衬片的反面放置在加热板上再次加热，至所述固化胶固化；步骤S6：对所述衬片的正面进行平面研磨，至所述芯片样品的表面图形露出；步骤S7，判断是否继续研磨，如果是，继续对所述衬片的正面进行平面研磨，如果否，退出。

【技术特征摘要】
1.一种芯片样品去层次的研磨方法，运用于半导体测试分析领域，其特征在于，包括以下步骤：步骤S1：提供一面积大于所述芯片样品的晶圆片作为衬片，在所述衬片的正面均匀涂抹一层固化胶；步骤S2：将所述芯片样品置于所述衬片的正面，所述衬片的正面上所述芯片样品的至少两边设置仿制芯片，所述仿制芯片的厚度不小于所述芯片样品；步骤S3：将所述衬片的反面放置在加热板上加热，至所述固化胶固化；步骤S4：在所述芯片样品的表面涂抹一层所述固化胶，在所述芯片样品与所述仿制芯片之间的空隙内填充所述固化胶；步骤S5：将所述衬片的反面放置在加热板上再次加热，至所述固化胶固化；步骤S6：对所述衬片的正面进行平面研磨，至所述芯片样品的表面图形露出；步骤S7，判断是否继续研磨，如果是，继续对所述衬片的正面进行平面研磨，如果否，退出。2.根据权利要求1所述的芯片样品去层次的研磨方法，其特征在于，在所述步骤S2中，所述仿制芯片分为4个条状结构环绕设置在所述芯片样品的四周。3.根据权利要求1所述的芯片样品去层次的研磨方法，其特征在于，在所述步骤S4中，所述固化胶在所述芯片样品的中心位置厚度最大，且完全覆盖所述芯片样品的表...

【专利技术属性】
技术研发人员：刘海岸，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31