传输门电路制造技术

本发明专利技术揭示了一种传输门电路。该电路包括耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间的第一晶体管；第二晶体管，用于在其第二栅极和第二源极之间产生压差，以响应流经第二晶体管的偏置电流，并将该压差施加在所述第一晶体管的第一栅极和所述输出节点之间；以及放大器，用于比较所述输出信号与参考电压，并根据所述比较结果，将所述偏置电流供应给所述第二晶体管。

Transmission gate circuit

【技术实现步骤摘要】
传输门电路本申请是于2012年12月31日提交的、申请号为201210596220.6、专利技术名称为“传输门电路”的中国专利技术专利申请的分案申请。
本专利技术大体上涉及电子电路，尤其是涉及一种传输门电路。
技术介绍
在许多高压电路应用中，在将输入信号提供给由低压晶体管组成的内部电路元件之前，在电路的输入级级联一个传输门电路元件来限制输入信号的幅度。传输门电路元件可以保护内部电路中的低压晶体管不会因为意外的高压而被击穿，这样改善了高压电路的稳定性。图1展示的是现有的传输门电路10。如图1所示，传输门电路10包括耦接在内部施密特触发器14的输入节点12和中间节点13之间的DMOS晶体管11。DMOS晶体管11的栅极接收电源电压Vsup。但是，当将输入节点12接收的输入电压Vin传递到中间节点13时，中间节点13上的中间电压Vim会经历阈值电压损耗，因为DMOS晶体管11只有在其栅极-源极电压高于其阈值电压Vth时才导通。因此，中间电压Vim的最大幅度等于电源电压Vsup减去阈值电压Vth。由于DMOS晶体管11的阈值电压Vth通常高于1伏，显著减小了传输门电路10所提供的中间电压Vim的范围。图2展示的是另一个现有的传输门电路20。如图2所示，传输门电路20包括DMOS晶体管21和具有第一电阻22和第二电阻23的电阻分压器。第一电阻22耦接在输入节点24和DMOS晶体管21的漏极之间，第二晶体管23耦接在DMOS晶体管21的源极和地之间。中间电压Vim被提供给DMOS晶体管21源极处的内部施密特触发器25。但是因为有第一电阻22，电阻分压器会引入额外的感应误差至电路20。在一些情况下，因为第二电阻23引入了一个从DMOS晶体管21的源极到地的下拉电流路径，所以不能给传输门电路20提供上拉电流。
技术实现思路
因此，需要一种具有更宽的电压通过范围的传输门电路。一方面，一种传输门电路包括：第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；第二晶体管，用于以在其第二栅极和第二源极之间产生压差，以响应流经所述第二晶体管的偏置电流，并将该压差施加在所述第一晶体管的第一栅极和所述输出节点之间；以及放大器，用于比较所述输出信号与参考电压，并根据所述比较的结果，将所述偏置电流供应给所述第二晶体管。在本专利技术一些实施例中，所述第一晶体管第一栅极的电压可以经由第二晶体管的输出信号来提升，因此，与所述输入信号相比，所述第一晶体管所输出的输出信号不会有阈值电压损耗。通过这种方式，所述传输门电路会有较宽的电压通过范围。此外，可以用所述放大器将所述输出信号钳制到比所述参考电压低。此外，因为没有电流通路经过所述输入节点，所述传输门电路不会引入任何感应误差。在一个实施例中，所述放大器包括：差分输入级，用于接收所述输出信号和所述参考电压，并根据所述输出信号和所述参考电压，在第一输出节点输出第一电流，并在第二输出节点输出第二电流；第一电流镜，用于根据所述第一电流和第二电流之间的差动电流，将所述第二电流镜像到所述第一输出节点，以生成所述偏置电流。在一个实施例中，所述差分输入级包括：第三晶体管和与所述第三晶体管并联耦接的第四晶体管，其中所述第三晶体管的第三源极和所述第四晶体管的第四源极耦接在一起，以接收参考电流，所述第三晶体管的第三栅极耦接至所述输出节点，以接收所述输出信号，所述第四晶体管的第四栅极耦接至所述参考电压，所述第三晶体管的第三漏极耦接至所述第一电流镜的第一支路，所述第四晶体管的第四漏极耦接至所述第一电流镜的第二支路。在一个实施例中，所述第一电流镜具有第一支路和第二支路，所述第一支路耦接在第二参考电势线和所述第一输出节点之间，所述第二支路耦接在所述第二参考电势线和所述第二输出节点之间。在一个实施例中，所输传输门电路进一步包括耦接至所述放大器上的电流源，用于提供参考电流以供给所述放大器。在一个实施例中，所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二源极耦接至所述放大器，所述第二栅极耦接至所述输出节点，所述第二晶体管的第二漏极耦接至第一参考电势线。在一个实施例中，所述传输门电路进一步包括与所述第二晶体管串联耦接的一个或多个晶体管，其中每一个所述一个或多个晶体管分别具有耦接在一起的漏极和栅极。在一个实施例中，所述第一晶体管是DMOS晶体管。所述DMOS晶体管包括耦接在其漏极的漂移区，该漂移区让所述DMOS晶体管能够承受显著高压的输入信号。在一个实施例中，所述传输门电路还包括：上拉电路，用于给所述输出节点提供上拉电流。当所述输入节点处于不定态时，所述上拉电路可以将所述输出节点的电压设置成固定电平。在一个实施例中，所述上拉电路包括第二电流镜，所述第二电流镜具有第三支路和第四支路，所述第三支路用于接收参考电流，所述第四支路耦接至所述输出节点，以提供所述上拉电流，以响应所述参考电流。前面相当宽泛地概括了本专利技术的特征。接下来描述本专利技术的附加特征，它们形成本专利技术权利要求的主题。本领域技术人员会理解，所揭示的概念和具体实施例会容易地用作修改或者设计实现本专利技术同样目的的其它特征或者过程的基础。本领域技术人员还可以认识到，这样的等同构造不会偏离所附权利要求所列的本专利技术的精神和范围。附图说明为了更完整地理解本专利技术及其优点，现在参考下面的描述结合附图，其中：图1示出了现有的传输门电路10；图2示出了另一个现有的传输门电路20；图3示出了本专利技术第一实施例的传输门电路100；图4示出了本专利技术第二实施例的传输门电路200。在不同的图中，相对应的数字和符号一般指的是相对应的部分，除非另有指出。所述图是绘示来清楚地说明本专利技术实施例的相关方面，不是必须按比例绘制的。为了更清楚地说明一些实施例，可以在图号后面跟有字母，表示具有相同结构、材料或者处理步骤的变形。具体实施方式下面详细讨论实施例的做法和使用。但是，应当理解，本专利技术提供了许多可以体现在多种具体情境下的可应用创新性构思。所讨论的具体实施例只是具有具体方式来说明制造和使用本专利技术，并不限制本专利技术的范围。图3示出了本专利技术第一实施例的传输门电路100。传输门电路100可以级联在由低压晶体管构成的电路元件的内部输入节点上，作为输入接口，用于钳制提供给内部输入节点的信号的幅度以及保护低压晶体管不被击穿。如图3所示，传输门电路100包括：第一晶体管101，耦接在用于接收输入信号Vin的输入节点103和用于输出输出信号Vout的输出节点105之间；第二晶体管107，用于响应流经第二晶体管107的偏置电流Ibias，在第二晶体管107的第二栅极和第二源极之间产生压差。传输门电路100进一步包括放大器109，用来比较输出信号Vout与参考电压Vref，并根据输出信号Vout与参考电压Vref的比较结果，将偏置电流Ibias供应给第二晶体管107。在所述实施例中，放大器109是运算跨导放大器(OTA)。所述第一晶体管是DMOS晶体管。DMOS晶体管包括耦接在其漏极的漂移区，该漂移区让DMOS晶体管能够承受显著的高压输入信号Vin。在图3的实施例中，第一晶体管101是NMOS晶体管，由第一晶体管101输送的输入信号Vin为正向电压。因此，将第一晶体管101的第一栅极提升到至少比输入信号V本文档来自技高网...

【技术保护点】
一种传输门电路，包括：第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；第二晶体管，用于响应于流经所述第二晶体管的偏置电流而产生用于施加在所述第一晶体管的第一栅极和所述输出节点之间的电压差；以及放大器，用于比较所述输出信号与参考电压，并响应于所述比较，将所述偏置电流供应给所述第二晶体管。

【技术特征摘要】
1.一种传输门电路，包括：第一晶体管，其耦接在用于接收输入信号的输入节点和用于输出输出信号的输出节点之间；第二晶体管，用于响应于流经所述第二晶体管的偏置电流而产生用于施加在所述第一晶体管的第一栅极和所述输出节点之间的电压差；以及放大器，用于比较所述输出信号与参考电压，并响应于所述比较，将所述偏置电流供应给所述第二晶体管。2.如权利要求1所要求的电路，其中，所述放大器包括：差分输入级，用于接收所述输出信号和所述参考电压，并根据所述输出信号和所述参考电压之间的差值，在第一输出节点输出第一电流，并在第二输出节点输出第二电流；以及第一电流镜，用于根据所述所述差值，将所述第二电流镜像到所述第一输出节点，以生成所述偏置电流。3.如权利要求2所要求的电路，其中，所述差分输入级包括：第三晶体管和与所述第三晶体管差分耦接的第四晶体管，其中，所述第三晶体管的第三源极和所述第四晶体管的第四源极耦接在一起，以接收参考电流，所述第三晶体管的第三栅极耦接至所述输出节点，以接收所述输出信号，所述第四晶体管的第四栅极耦接至所述参考电压，所述第三晶体管的第三漏极耦接至所述第一电流镜的第一支路，所述第四晶体管的第四漏极耦接至所述第一电流镜的第二支路。4.如权利要求2所要求的电路，其中，所述第一电流镜具有第一支路和第二支路，所述第一支路耦接在参考电势线和所述第一输出节点之间，并且所述第二支路耦接在所述参考电势线和所述第二输出节点之间。5.如权利要求1所要求的电路，进一步包括：电流源，耦接至所述放大器，并且用于提供参考电流以供给所述放大器。6.如权利要求1所要求的电路，其中，所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二晶体管的第二源极耦接至所述放大器，所述第二晶体管的第二栅极耦接至所述输出节点，所述第二晶体管的第二漏极耦接至第一参考电势线。7.如权利要求1所要求的电路，进一步包括与所述第二晶体管串联耦接的一个或多个晶体管，其中每一个所述一个或多个晶体管分别具有耦接在一起的漏极和栅极。8.如权利要求1所要求的电路，其中，所述第一晶体管是DMOS晶体管。9.如权利要求1所要求的电路，进一步包括：上拉电路，用于提供上拉电流...

【专利技术属性】
技术研发人员：王飞，郑鲲鲲，
申请(专利权)人：意法半导体研发上海有限公司，
类型：发明
国别省市：上海,31