电平移位电路制造技术

电平移位电路包括：包含第一(Q5、Q7)和第二(Q6、Q8)反相器电路的锁存电路(Q5、Q6、Q7、Q8)；由输入信号动作的第一输入用MOS晶体管(Q1)；由输入信号反转信号动作的第二输入用MOS晶体管(Q2)；电流电压控制用MOS晶体管(Q9)。锁存电路(Q5、Q6、Q7、Q8)输出将输入电压的电平转换后电压。第一和第二输入用MOS晶体管(Q1、Q2)通过栅极端子接收输入信号，根据输入信号驱动锁存电路(Q5、Q6、Q7、Q8)。电流电压控制用MOS晶体管(Q9)设在输入用MOS晶体管(Q1、Q2)和锁存电路(Q5、Q6、Q7、Q8)之间，在栅极端子接收控制电压输入，根据锁存电路反转动作驱动。

Level shift circuit

【技术实现步骤摘要】
电平移位电路本申请是PCT国际申请号为PCT/JP2012/069593、申请日为2012年08年01日、国家申请号为201280073876.8、专利技术名称为“电平移位电路、半导体器件”的专利技术专利申请的分案申请。
本专利技术涉及电平移位电路(levelshiftcircuit)，尤其涉及用于使布局面积缩小的技术。
技术介绍
近年来的电子设备搭载有各种各样的工作电压的电路，实现了进一步的省电力化、小型化。在电子设备中，混合搭载有工作电压不同的电路并使其动作，因此，使用了切换逻辑信号的电压电平的电平移位电路。对于电平移位电路，例如日本特开2004-343396号(专利文献1)中公开了应对穿透电流(penetrationcurrent)的技术：该穿透电流是在电平移位电路中，当串联地介于电源和接地之间的PMOS(positivechannelMetalOxideSemiconductor：P沟道金属氧化物半导体)晶体管和NMOS(negativechannelMetalOxideSemiconductor：N沟道金属氧化物半导体)晶体管在数据输入的迁移时同时导通时产生的。日本特开2004-112666号(专利文献2)公开了如下技术：在电平移位电路中，在所供给的2个电源电压的一方变得不稳定的情况下，也能够防止因穿透电流导致的消耗电力的增大。日本特开2004-153446号(专利文献3)公开了缩小电平移位电路的占有面积的技术。现有技术文献专利文献专利文献1：日本特开2004-343396号公报专利文献2：日本特开2004-112666号公报专利文献3：日本特开2004-153446号公报
技术实现思路
在F-MONOS(metal-oxide-nitride-oxide-silicon：金属氧化氮氧化硅)所代表的那样的非易失性存储器中，作为用于将迫近或者超过晶体管元件的耐压那样的电压施加于字线或者位线、源极线的手段，已知有使用锁存型的电平移位电路作为解码器用的方式。作为锁存型的电平移位电路的缺点，能够列举构成锁存的MOS晶体管流过穿透电流而对锁存反转动作产生影响的现象。为了避免该影响，在锁存型的电平移位电路中，使用了尺寸比较大的下拉晶体管(pulldowntransistor)。但是，在锁存型的电平移位电路中，该下拉晶体管的占有面积也较大。另外，在作为解码器用而使用的情况下，需要将相同的电路配置多个。因此，需要实现锁存型的电平移位电路的小面积化的技术。其它的课题和新的特征，将从本说明书的记载和附图得以明确。用于解决技术课题的技术方案根据一实施方式的电平移位电路包括：包含第一和第二反相器电路的锁存电路；通过输入信号进行动作的第一输入用MOS晶体管；通过输入信号的反转信号进行动作的第二输入用MOS晶体管；和电流电压控制用MOS晶体管。锁存电路，以来自被施加第一电压的第一电压端子和被施加第二电压的第二电压端子的电压作为工作电压，输出将输入电压的电平转换得到的电压。第一和第二输入用MOS晶体管，通过栅极端子接收输入信号，根据输入信号驱动锁存电路。电流电压控制用MOS晶体管连接在第一电压端子和锁存电路之间，通过根据锁存电路的反转动作控制驱动来抑止锁存电路内的穿透电流。专利技术效果根据上述一实施方式，能够构建由小的下拉晶体管形成的电平移位电路，能够实现锁存型电平移位电路的小面积化。附图说明图1是表示关联技术中的锁存型电平移位电路的构成的图。图2是表示关联技术中的锁存型电平移位电路的动作例的图。图3是表示实施方式1中的锁存型电平移位电路的构成的图。图4是表示实施方式1的锁存型电平移位电路的动作的图。图5是表示流过电平移位电路的穿透电流的图。图6是表示关联技术和本实施方式的、锁存反转动作例的图。图7是表示实施方式1的锁存型电平移位电路中、利用负电压动作的情况的动作例的图。图8是表示实施方式2中的锁存型电平移位电路的构成的图。图9是表示实施方式3中的锁存型电平移位电路的构成的图。图10是表示实施方式3中的动作例的图。图11是表示实施方式4中的锁存型电平移位电路的构成的图。图12是表示搭载有实施方式的锁存型电平移位电路的内置有闪存模块的微型计算机1的构成的图。图13是表示闪存模块2的构成的图。图14是分别表示用于驱动闪存模块2内的存储器阵列30的字线、位线、源极线的工作电压的例子的图。图15是分别表示用于驱动存储器栅极(MG)、控制栅极(CG)、位线、源极线的工作电压的例子的图。图16是以锁存型电平移位电路的动作为中心表示闪存模块的改写动作时的波形的图。图17是以锁存型电平移位电路的动作为中心表示闪存模块的擦除动作时的波形的图。图18是表示闪存模块2中的、存储器阵列30周边的电路的图。图19是表示预解码器25和行解码驱动器26周边的构成例的图。图20是表示使用实施方式3或4的电平移位电路的源极线解码器的构成例的图。图21是表示使用实施方式1的电平移位电路构成的行解码驱动器26的例子的图。图22是表示使用实施方式1的电平移位电路构成的配电器32的例子的图。图23是表示实施方式1所示的锁存型电平移位电路的布局例41的图。图24是表示关联技术所示的锁存型电平移位电路的布局例55的图。图25是表示使用实施方式所示的锁存型电平移位电路的行解码电路的布局例的图。具体实施方式以下，参照附图对本专利技术的实施方式进行说明。其中，在图中对相同或相当部分标注相同的附图标记，不重复其说明。<关联技术>首先，为了与实施方式相比，关于关联技术进行说明。在使用高电压的产品(例如、液晶驱动器、闪速存储器)中，作为用于将迫近或者超过晶体管元件的耐压那样的电压施加于字线或者位线、源极线的手段，已知有使用锁存型的电平移位电路的方式。图1是表示关联技术中的锁存型电平移位电路的构成的图。如图1所示，关联技术中的锁存型电平移位电路包括：锁存部，其由接受工作电压Vp、Vn进行动作的4个MOS晶体管Q5、Q6、Q7、Q8构成，接受输入信号IN对锁存部的输入节点N1、N2进行驱动的N沟道型的输入用MOS晶体管Q1、Q2；和设置在该输入用MOS晶体管Q1、Q2和锁存部的输入节点N1、N2之间，利用控制电压Ve进行开闭动作的N沟道型的输入切断MOS晶体管Q3、Q4。在关联技术中，例如在接收小振幅的输入信号IN并将其电平转换为接地电位和升压电位那样的大振幅的信号的情况下，如以下的方式动作。在关联技术中，输入用MOS晶体管Q1、Q2构成为下拉晶体管，通过输入信号IN而接收逻辑的输入。由于利用控制电压Ve使输入切断MOS晶体管Q3、Q4导通，所以所接收的逻辑的输入被锁存到锁存部。像这样，在该锁存型电平移位电路中，使工作电压Vp比较低(5V左右)，利用Vn＝Vss电压(接地电位)确定锁存。在锁存型电平移位电路中，在锁存的确定后，利用控制电压Ve的变更使输入切断MOS晶体管Q3、Q4截止后，使工作电压Vp上升至所期望的电压、即升压电压(例如、Vp＝11V)。该锁存型电平移位电路中，在该上升后的工作电压Vp为具有超过晶体管元件的耐压的可能性的电压的情况下，使工作电压Vn侧的电源电压上升，进行控制使得不施加超过晶体管元件的耐压的电压。图2是表示关联技术中的锁存型电平移位电本文档来自技高网...

【技术保护点】
一种电平移位电路，其特征在于，包括：被施加工作电压的锁存电路；第一MOS晶体管，其栅极端子被输入输入信号，用于驱动所述锁存电路；第二MOS晶体管，其栅极端子被输入所述输入信号的反转信号，用于驱动所述锁存电路；第三MOS晶体管，其配置在所述锁存电路与所述第一MOS晶体管之间，通过栅极端子接受第一控制电压而进行开闭动作；第四MOS晶体管，其配置在所述锁存电路与所述第二MOS晶体管之间，通过栅极端子接受所述第一控制电压而进行开闭动作；以及电流电压控制用MOS晶体管，其连接于所述锁存电路，通过栅极端子接受第二控制电压，所述电流电压控制用MOS晶体管在基于所述输入信号的反转动作时截止。

【技术特征摘要】
1.一种电平移位电路，其特征在于，包括：被施加工作电压的锁存电路；第一MOS晶体管，其栅极端子被输入输入信号，用于驱动所述锁存电路；第二MOS晶体管，其栅极端子被输入所述输入信号的反转信号，用于驱动所述锁存电路；第三MOS晶体管，其配置在所述锁存电路与所述第一MOS晶体管之间，通过栅极端子接受第一控制电压而进行开闭动作；第四MOS晶体管，其配置在所述锁存电路与所述第二MOS晶体管之间，通过栅极端子接受所述第一控制电压而进行开闭动作；以及电流电压控制用MOS晶体管，其连接于所述锁存电路，通过栅极端子接受第二控制电压，所述电流电压控制用MOS晶体管在基于所述输入信号的反转动作时截止。2.如权利要求1所述的电平移位电路，其特征在于，所述锁存电路包含第一反相器电路和第二反相器电路，所述第一反相器电路和所述第二反相器电路的输入输出端子相互交叉耦合连接。3.如权利要求2所述的电平移位电路，其特征在于，所述电流电压控制用MOS晶体管和所述锁存电路经由节点而连接，所述第一反相器电路具有在被施加所述工作电压的第一电压端子与所述节点之间串联连接的第五MOS晶体管和第七MOS晶体管，所述第二反相器电路具有在所述第一电压端子与所述节点之间串联连接的第六MOS晶体管和第八MOS晶体管。4.如权利要求2所述的电平移位电路，其特征在于，所述电流电压控制用MOS晶体管包含第九MOS晶体管和第十MOS晶体管，所述第十MOS晶体管和所述锁存电路经由第一节点而连接，所述第九MOS晶体管和所述锁存电路经由第二节点而连接，所述第一反相器电路具有在被施加所述工作电压的第一电压端子与所述第一节点之间串联连接的第五MOS晶体管和第七MOS晶体管，所述第二反相器电路具有在所述第一电压端子与所述第二节点之间串联连接的第六MOS晶体管和第八MOS晶体管，所述第一反相器电路具有第十三MOS晶体管，所述第十三MOS晶体管串联连接地配置在所述第五MOS晶体管与所述第七MOS晶体管之间，且所述第十三MOS晶体管的栅极端子与所述第二节点连接，所述第二反相器电路具有第十四MOS晶体管，所述第十四MOS晶体管串联连接地配置在所述第六MOS晶体管与所述第八MOS晶体管之间，且所述第十四MOS晶体管的栅极端子与所述第一节点连接，所述电平移位电路还具有：第十一MOS晶体管，其栅极端子被输入所述输入信号，经由所述第一节点而与所述锁存电路连接；第十二MOS晶体管，其栅极端子被输入所述输入信号的反转信号，经由所述第二节点而与所述锁存电路连接。5.一种电平移位电路，其特征在于，包括：被施加工作电压的锁存电路；第一MOS晶体管，其栅极端子被输入输入信号，用于驱动所述锁存电路；第二MOS晶体管，其栅极端...

【专利技术属性】
技术研发人员：河崎阳一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP